HDL Debugger: Kodiyên VHDL û Verilog

HDL Debugger: Kodiyên VHDL û Verilog

Bernameyên HDL yên dagirker bi taybetî ji ber van pêkanînên pêvajoyên pêvajoyê yên bi dijwar e. 

Heya taybetmendiya TINA dihêle ku niha HDL debugger tête girêdayî ye.

Hûn dikarin:
  • VHDL û Verilog ji bo daxuyaniyê-by-statement
  • Ji bo daxuyaniya yekane (bernameya serdest)
  • Bişkojkên bisekêşin (Totalka Toggle), berdewam berdewam bike (Destpêk) û li ser xistina bêdeng rawestînin.
  • Cihên cûrbecîh, nîşanên din û binçavkirinên bin bin tabloyê de binirxînin û nirxandina wan debugê.
  • Hemû binçavkirin û tiştên jêrîn di bin qutikan û herêmên tabloyên jêrîn li dora HDL debugger bibînin.
HDL Debugger, wêneya 1
    X
    bi xêr bên DesignSoft
    Bila guftûgoyek bê kirin, ger hewceyê arîkariyê bibîne ku hilbera rast bibîne an jî hewceyê piştevaniyê.
    li wpchatıco
    en English
    en Englishde Germanfr Frenches Spanishpt Portugueseru Russianzh-CN Chinese (Simplified)zh-TW Chinese (Traditional)ja Japaneseko Koreanhu Hungarian