HDL Debugger: Отладка VHDL жана Verilog коддору

HDL программаларды мүчүлүштүктөрдү өзгөчө кыйын, анткени бул тилдерде атаандаш жол болуп саналат.

Тина зор өзгөчөлүгү HDL мүчүлүштүктөрдү азыр бөлүгү болуп саналат.

VHDL жана Verilog коддору ыза билдирүү менен арыз (кадам)
бир арыз катары программасын ишке ашырат (Step ашуун)
Кошуу үзүлүү (ДЕМ чекити), туруктуу (START) чуркап үзүлүү барат.
Көйнөктөр барагында астында өзгөрмө, сигналдарды жана башка объекттерди жайгаштыруу жана мүчүлүштүктөрдү учурунда маанилүү экенин.
HDL мүчүлүштүктөрдү Терезенин ылдый жагындагы үзүлүү жана жергиликтүү өтмөктөрдүн баарын үзүлүү жана объекттерди көрүү.