10. FET Amplifier дизайн
УЧУРДА - 10. FET күчөткүчүнүн дизайны
PREVIOUS- 9. FET Amplifier талдоо
FET Amplifier дизайн
Биз азыр FET күчөткүчтөр долбооруна Бул бөлүмдүн башында келтирилген FET күчөткүч талдоо узартуу изилдөө. Биз долбоор проблемаларын белгисиз аныктоого аракет кылат, андан кийин бул белгисиз үчүн чечүү үчүн тендемелерди иштеп чыгуу. көпчүлүк электроника үлгүсүнө эле, тендемелердин саны белгисиз санынан аз болуп калат. кошумча чектөөлөр бир жалпы максатка жетиш үчүн белгиленет (мисалы, минималдуу чыгымдар параметр өзгөрүүлөргө аткаруу аз өзгөрүү).
10.1 The CS Amplifier
бир CS айлык акыга кошумча долбоорлоо тартиби ушул бөлүмдө келтирилген. Биз уюшулган тартипте Дыши жана соолуп калуудан MOSFET күчөткүч долбоорду кыскартат. Ал эми бул көрүнүшү мүмкүн
дизайнды кадимки процессте кыскартсаңыз, анда ар бир кадамдын келип чыгышын түшүнгөнүңүзгө ишендиришиңиз керек, анткени кийин бир нече вариация талап кылынышы мүмкүн. Эгерде сиз CS күчөткүчүн иштеп чыгуу үчүн, биз сунуш кылган кадамдарга ойлонбостон "туташуу" менен гана алектенсеңиз, анда сиз ушул талкуунун маңызын жоготуп жатасыз. Инженер катары, сиз болгон нерселерди жасоого умтулуп жатасыз жок күнүмдүк. уюмдашкан мамиле теорияны азайтуу кылып турган болот. Сиз жөн гана башкалардын сен үчүн кылган ыкмаларды колдонууга болот.
Күчөткүчтөр транзистордун чегинде талап кылынган мүнөздөмөлөрдү эске алуу менен, киреше талаптарын канааттандыруу үчүн иштелип чыккан. Адатта, камсыздандыруу чыңалуусу, жүктүн каршылыгы, чыңалуунун көбөйүшү жана кириш каршылыгы (же учурдагы пайда) аныкталат. Дизайнердин милдети - каршылык маанилерин тандоо R1, R2, RD, жана RS. Сиз тартипте изи катары 40 диаграмманы аласыздар. Бул жол-жобосу түзмөк тандалып алынган жана анын өзгөчөлүктөрү менен белгилүү деп жатат деп ойлойт.
Сүрөт 40 Дыши CS күчөткүч
Биринчиден, FET мүнөздүү ийри каныктыруу аймакта С-чекитин тандоо. Мисалы үчүн Figure 40 (б) ийри аласыздар. Бул аныктап VDSQ, VGSQ, жана IDQ.
Биз азыр, чыгаруу илмегинде эки каршылыгына үчүн чечүү RS жана RD. Эки белгисиз бар болгондуктан, биз эки көз карандысыз текшилөө талап кылат. Биз жазуу менен башталат dc суу-булагы айлантып айланасындагы KVL бирдейлиги,
(58)
эки каршылыгы түшүмдүүлүк суммасында чечүү
(59)
(60)
Каршылык, RD, Бул эсептөөлөр боюнча жалгыз белгисиз болуп саналат. үчүн чечүү RD эки жолу бар чарчы кашаанын жыйынтыктар, бири терс, бири оң. Эгер оң чечим алып келет RD > K1Демек, терс мааниге RSБир жаңы С-пункту (б.а., дизайн өчүрүп) тандалып алынууга тийиш. Эгер оң чечим түшүмдүүлүк RD < K1, Биз иш жүргүзүп жатабыз.
азыр RD Белгилүү болгондой, биз үчүн чечүү RS колдонуу Equation (59), суу-а-булагы укурук аркалашат.
(61)
менен RD жана RS белгилүү, биз гана таба керек R1 жана R2.
Биз дарбазасы-булагы укуругу KVL салмактуулугун кайрадан менен башталат.
(62)
чыңалуу, VGS, Анын карама-каршы бир уюлдуу система болуп саналат VDD. Ошентип, мөөнөттүү IDQRS көбүрөөк болушу керек VGSQ баллга жеткен. Болбосо, VGG карама-каршы уюлдуулук болот VDD, Бул иш козгоо (62) боюнча мүмкүн эмес.
Биз азыр чечүү R1 жана R2 мактанчаак деп VGG табылган жок уюлдуу as VDD. Бул каршылыктын баалуулуктар баасын таап тарабынан тандалып алынат RG Учурдагы-пайда эсептөөлөр же киргизүү каршы келген. Биз чечүү R1 жана R2.
(63)
а азыр бул иш козгоо (62) натыйжаларын дейли VGG деген сөз бар карама-каршы бир уюлдуу система of VDD. Бул үчүн чечүү мүмкүн эмес R1 жана R2. Улантуу үчүн практикалык жолу жол болуп саналат VGG = 0 V. Ошентип, 
. бери VGG Тендештир (62) тарабынан көрсөтүлгөн, мурда эсептелген наркы RS Эми өзгөртүү керек.
Figure 41 - CS күчөткүч
Жылы Figure 41 бир емкостный бир бөлүгүн айланып үчүн колдонулат RS, Биз жаңы наркын иштеп чыгуу RS төмөнкүдөй:
(64)
наркы RSDC is RS1 + RS2 жана наркы Rкошелек is RS1.
биз бар Ошол жаңы RSDCБиз долбоордо мурун берилген бир нече кадамдарды кайталап керек. Биз дагы бир жолу аныктоо RD суу-а-булагына айлантып үчүн KVL колдонуу.
(65)
дизайн маселе эки эсептөө бири болуп калат RS1 жана RS2 Анын ордуна бир гана булагы каршылыктын табуу.
бир жаңы наркы менен RD of K1 - RSDCБиз Equation (60) жана чыңалуу пайда сөз барып менен Rкошелек Бул үчүн колдонулат ac барабардык эмес RS. төмөнкү кошумча кадамдар дизайн тартиби кошулушу керек:
Биз табабыз Rкошелек (Бул жөн гана RS1) Чыңалуу пайда эсептөөлөр чейин
(66)
Rкошелек Бул эсептөөлөр боюнча жалгыз белгисиз болуп саналат. Бул үчүн чечүү, биз
(67)
азыр дейли Rкошелек оң деп табылган, бирок андан кем эмес RSDC. Бул бери жагымдуу шарты болуп саналат
(68)
Андан кийин биздин долбоор толук жана
(69)
дейли деп Rкошелек оң деп табылган, бирок көбүрөөк караганда RSDC. күчөткүч тандаган чыңалуу пайда жана С-караш менен жасалган болушу мүмкүн эмес. А жаңы С-пункту менен тандалып алынышы керек. чыңалуу пайда өтө эле жогору болсо, анда ал эч кандай С-пунктуна долбоорду ишке ашырууга мүмкүн боло бербеши ыктымал. Башкача жүрмө зарыл болушу мүмкүн же эки этап менен колдонуу керек болушу мүмкүн.
10.2 The CD Amplifier
Биз азыр CD Дыши акыга үчүн долбоорлоо-жобосу ушул. төмөнкү саны көрсөтүлгөн: учурдагы пайданы, жүк туруктуулугун жана VDD. Учурдагы утуштун ордуна киргизилген каршылык көрсөтүлүшү мүмкүн. Төмөнкү процедураны изилдеп жатканда 39-сүрөттөгү схемага кайрылыңыз. Дагы бир жолу, теорияны бир катар кадамдарга чейин кыскартуу процесси бул талкуунун маанилүү бөлүгү экендигин, бирок иш жүзүндөгү кадамдар эместигин эскертебиз.
Алгач, 20-сүрөттүн жардамы менен FET мүнөздүү ийри сызыктарынын борборунан Q-чекитин тандаңыз ("3-бөлүм: Талаа транзистору (JFET)"). Бул кадам аныктайт VDSQ, VGSQ, IDQ жана gm.
Биз аркылуу булагына байланыштуу каршылыктын үчүн чечүүгө болот dc суу-а-булагына айлантып айланасындагы KVL анализ.
(70)
Биз таба турган dc наркы RS,
(71)
Биз кийинки издөө ac каршылык наркы, Rкошелек, Ортоктошо учурдагы пайда эсептөөлөр чейин, иш козгоо кыйын (55).
(72)
кайда RG = Rin. киргизүү каршылык көрсөтүлгөн эмес болсо, болсун Rкошелек = RSDC жана тендештир (72) киргизүү каршылык эсептөө. киргизүү каршылык анча жогору эмес болсо, ал С-пункту Жайгашкан жерди өзгөртүү үчүн зарыл болушу мүмкүн.
If Rin көрсөтүлгөн, ал эсептөө үчүн зарыл Rкошелек из Equation (72). Мындай учурларда, Rкошелек айырмаланат RSDCОшондуктан биз бир бөлүгүн кыйгап RS бир емкостный менен.
Биз азыр киргизүү катасын схемотехникасын бурушубуз. Биз аныктайт VGG элементтердин пайдаланып,
(73)
Эч бир этабы өзгөртүү булагы жолдоочусу FET айлык акыга кошумча өндүрүлгөн жана VGG Адатта, жабдуу кубатуулуктагы катары бир уюлдуу болуп саналат.
азыр VGG Белгилүү болгондой, биз баалуулуктарын аныктоо R1 жана R2 катасын схемотехникасын Thevenin барабар келген
(74)
Дыши дарбазанын талап терс тирешүүлөрдүн ордун үчүн зарыл болгон карама-каршы бир уюлдуу система Voltage иштеп чыгуу үчүн SF адатта жетиштүү агымдын учурдагы бар. Ошондуктан, нормалдуу чыңалуу бөлүмү Олкот колдонсо болот.
Figure 44 - тоготпой Р.С. бөлүгү менен CD күчөткүч
Биз азыр киргизүү каршылык көрсөтүү проблемасына кайрылып. Биз ошол бир бөлүгүн өзүнө алат RS ар түрдүү нарктарына алып келет Figure 44, эле, тоготпой жатат Rкошелек жана RSDC. Биз колдонгон Equation (71) үчүн чечүү үчүн RSDC. Анан, жол RG аталган наркына барабар RinЖана козгоо (72) үчүн чечүү үчүн колдонуу Rкошелек.
Эгерде Rкошелек жогоруда эсептелген кичирээк болот RSDC, Дизайн айланып менен ишке ашып жатат RS2 бир емкостный менен. Эске деп Rкошелек = RS1 жана RSDC = RS1 + RS2. экинчи жагынан болсо, Rкошелек караганда көп RSDC, С-пункту башка жерге көчүп керек. Биз бир аз тандоо VDS Ошентип, өсүп Voltage алып аркылуу түшүп турган RS1 + RS2, Анын кылган RSDC көп. эгер VDS үчүн жетиштүү төмөндөтүүгө мүмкүн эмес RSDC караганда чоңураак Rкошелек, анда күчөткүчтү ушул учурдагы киреше менен иштеп чыгуу мүмкүн эмес, RinЖана FET түрү. Бул үч өзгөчөлүктөрдү бири өзгөртүү керек, же экинчи күчөткүч баскычында талап кылынган пайданы камсыз кылуу үчүн колдонулушу керек.
10.3 The SF жүктөгүч Amplifier
Биз азыр эле белгилүү CD акыга өзгөрө карап SF (же CD) жүктөгүч FET күчөткүч. Бул райондук SF атайын иши деп саналат жүктөгүч райондук жана Figure 45 көрүнүп турат.
Бул жерде катасын булагы каршылыктын гана бир бөлүгү боюнча иштелип чыккан. Бул булак каршылыктын бир бөлүгү боюнча бир емкостный өтүүчү зарылдыгын азайтат, ошондуктан адатта жетиши мүмкүн караганда бир кыйла көп киргизүү каршылык алып барчу жол. Бул долбоор бизге дарбазасы каршылыктын жогорку баасын колдонбостон FET жогорку импеданстар өзгөчөлүктөрүн пайда көрүүгө мүмкүндүк берет, RG.
Figure 46 барабар райондук райондук ишин баалоо үчүн колдонулат
Figure 45 - булагы Степанга жүктөгүч
Биз ойлойбуз iin учурда болжол менен жетишерлик аз RS2 as i1. Output Voltage анда болуп табылды
(75)
кайда
(76)
Эгерде жөнүндө божомол iin жараксыз, сөз айкашы менен алмаштырылат
(77)
киргизүү, түшүмдүүлүк бир KVL барабардык vin төмөнкүдөй:
(78)
Учурдагы, i1, Учурдагы-бөлүп мамиледе болот,
(79)
Equations (79) жана (78) түшүмдүүлүк айкалыштыруу,
(80)
Экинчи салмактуулугу үчүн vin айлантып айланасында иштелип чыккан аркылуу RG жана RS2 төмөнкүдөй.
(81)
Биз жок vin менен орнотуу Equation (80) тендештир (81) барабар жана чечүү iin алуу үчүн
(82)
киргизүү каршылык, Rin = vin/iin, Тендештир (81) тарабынан иш козгоо (82) бөлүү аркылуу табылган жыйынтыгы менен,
(83)
RG Бул эсептөөлөр жалгыз белгисиз болуп жатат, ошондуктан биз алуу үчүн чечүүгө болот,
(84)
Учурдагы пайда болот
(85)
Биз азыр байкоо менен бирге мурда алынган тендемелерди колдоно алат RS - RS2 = RS1 максатында, учурдагы кызыкчылыгы үчүн чечүүгө болот.
(86)
чыңалуу пайда болот
(87)
Ошентип, иш козгоо кыйын (84) бөлүүчүсү, алым чоъураак болот Белгилей кетсек көрсөтүү RG <(Rin-RS2). Бул чоң киргизүү каршылык экенин далилдеп турат өлчөмү бирдей тартибин катары көрбөй жетиши мүмкүн RG.
