Jump to TINA Main Page & General Information 

VHDL grandinės modeliavimas

Verilogo grandinės modeliavimas

MCU grandinės modeliavimas

TINA  apima kelis galingus skaitmeninio grandinės modeliavimo variklius. TINA kiekviename mazge sprendžia loginės būsenos lygtį ir parodo rezultatus. Pažymėkite grandinės veikimą žingsnis po žingsnio į priekį ir atgal arba naudokite TINA automatinio veikimo režimą. Įvykiu paremtas skaitmeninės grandinės modeliavimo variklis taip pat seka vidines būsenas, leidžiančias tirti skaitmeninius pavojus. Be to, TINA pateikia visą skaitmeninės grandinės laiko diagramą. Skaitmeniniai signalai rodomi specialiame logikos analizatoriaus stiliaus lange, kuriame kiekvienas signalas rodomas atskiroje koordinačių sistemoje. Taip pat galite peržiūrėti skaitmeninio modeliavimo rezultatus TINA logikos analizatoriaus virtualioje priemonėje. Skaitmeniniai TINA komponentai apima pagrindines skaitmenines dalis, tokias kaip vartai, flip-flops, loginiai IC ir sudėtingi skaitmeniniai komponentai, pvz., MCU, AD ir DA keitikliai, VHDL ir Verilog komponentai. Žinoma, galite sumaišyti skaitmeninius ir analoginius komponentus. Tokios vadinamosios mišrios grandinės aptariamos Mišrios grandinės modeliavimas.

Pagrindinės skaitmeninės grandinės

TINA komponentų bibliotekose yra daug skaitmeninių komponentų nuo vartų iki skaitmeninių IC. 
Vartai: buferis, trijų būsenų buferis, inverteris, Schmidt inverteris, AND (2, 3 ir 4 įėjimai), OR (2, 3 ir 4 įėjimai), NAND (2, 3 ir 4 įėjimai), NOR (2 , 3 ir 4 įėjimai) ir XOR  
Šlepetės: D spyna, D-flop, SR flip-flop, JK flip-flop  
Skaitmeniniai IC: 74000 loginių šeimų, 4000 loginių šeimų

Dėl sudėtingos modernios elektroninės grandinės valdymo dažnai reikalingi programuojami įrenginiai, pvz., Mikrokontroleriai (MCU), FPGA, ASIC. CPLD. SPLD ir kt. TINA komponentų bibliotekose yra daugiau nei 800 MCU, o kiti programuojami prietaisai gali būti aprašyti „VHDL“ ir „Verilog“ techninės įrangos aprašymo kalbomis, kurias galima įsigyti TINA.

Mikrokontrolerių (MCU) grandinės

TINA apima platų mikrovaldiklių (PIC, AVR, 8051, HCS, ARM) asortimentą, kurį galite išbandyti, derinti ir paleisti interaktyviai. Pastatytas MCU montuotojas leidžia modifikuoti montuotojo kodą ir greitai matyti rezultatą. Taip pat galite programuoti ir ištaisyti MCU į C, naudojant išorinius C kompiliatorius. Daugiau informacijos apie mikrokontrolerio grandinės modeliavimą galite rasti TINA Mikrovaldiklio grandinės.

HDL modeliavimas

TINA apima visas pagrindines analogines, skaitmenines ir sumaišytas aparatūros aprašymo kalbas: VHDL, Verilog HDL modeliavimas. Verilog-A ir Verilog AMS tikrina analoginių, skaitmeninių ir mišrių signalų analoginės-skaitmeninės aplinkos dizainą. Jūsų grandinėse gali būti redaguojamų HDL blokų iš TINA ir Xilinx bibliotekų arba kitų HDL komponentų, kuriuos sukūrėte arba atsisiunčiate iš interneto. TINA sukaupia HDL į labai efektyvų mašinos kodą greičio optimizavimui. Galite laisvai derinti HDL ir Spice makrokomandas ir scheminius TINA komponentus. Taip pat galite redaguoti bet kokio HDL komponento HDL šaltinį, tada imituoti ir iškart matyti rezultatą. Su įmontuotu HDL derintuvu galite atlikti laipsnišką HDL kodą, pridėti taškų, stebėjimo taškų, rodyti kintamą informaciją ir pan.

Daugiau informacijos apie HDL grandinės modeliavimą rasite TINA skaitmeniniame HDL modeliavime (VHDL ir Verilog) 

• Skaitmeninis VHDL grandinės modeliavimas
• Skaitmeninis Verilog grandinės modeliavimas