HDL дебагер: отстранување на VHDL и Verilog кодови
HDL дебагер: отстранување на VHDL и Verilog кодови
Отстранувањето на HDL програмите е особено тешко поради истовремени процеси на овие јазици.
Одлична карактеристика во TINA е дека HDL дебагерот сега е интегриран.
Ти можеш:
- Изврши VHDL и Verilog кодови изјава-по-изјава (чекор)
- Изврши ги потпрограмите како една изјава (чекор над)
- Додајте точки на прекин (Toggle Breakpoint), работи постојано (Start) и запирање на точките на прекин.
- Ставете променливи, сигнали и други објекти под табулаторот "Часовници" и видете ја нивната вредност за време на дебагирањето.
- Погледнете ги сите точки на прекин и објекти под табуларите "Предомени и локали" на дното на прозорецот за дебагерот ХДЛ.