Debugger HDL: Menyahpepijat kod VHDL dan Verilog

Debug program HDL amat sukar kerana proses serentak dalam bahasa-bahasa ini.

Ciri yang hebat dalam TINA ialah debugger HDL kini diintegrasikan.

Jalankan VHDL dan Verilog kod penyataan pernyataan (Langkah)
Melaksanakan subprogram sebagai pernyataan tunggal (Langkah Lebih)
Tambah titik putus (Toggle Breakpoint), berjalan secara berterusan (Mula) dan berhenti di titik putus.
Letakkan pemboleh ubah, isyarat dan objek lain di bawah tab Jam dan lihat nilai semasa penyahpepijatan.
Lihat semua titik putus dan objek di bawah tab Breakpoints dan Locals di bahagian bawah tetingkap debugger HDL.