4. Konfigurasi Amplifier FET dan Biasing

Konfigurasi Amplifier FET dan Biasing

Pendekatan yang digunakan untuk biasing BJTs juga boleh digunakan untuk membezakan MOSFET. Kita boleh memisahkan pendekatan yang digunakan untuk komponen diskret berbanding penguat litar bersepadu. Reka bentuk komponen diskret menggunakan kapasitor gandingan dan pintasan besar untuk mengasingkan bias dc bagi setiap peringkat penguat, sama seperti komponen amplifier BJT diskret. IC MOSFET amplifiers secara umumnya terus ditambah kerana kapasitor besar tidak praktikal. Penguat IC MOSFET biasanya berat sebelah menggunakan sumber semasa dc yang sama dengan yang digunakan untuk penguat BJT IC.

Biodegradasi MOSFET Komponen 4.1

Biasing komponen diskret untuk amplifiers MOSFET dicapai dengan litar yang ditunjukkan dalam Rajah 21. Voltan pintu-ke-sumber menentukan jenis litar yang mungkin diperlukan untuk konfigurasi transistor itu. Untuk transistor mod peningkatan, selalu ada keperluan untuk voltan positif di pintu masuk. Dalam pembahagian bahagian voltan, akan ada satu R1 and R2 untuk mendapatkan voltan positif. Untuk MOSFET kekurangan atau JFET, R2 boleh sama ada terhingga atau tak terhingga, seperti yang ditunjukkan dalam Rajah 21 (b).

Konfigurasi Amplifier FET dan Biasing

Rajah 21 - Konfigurasi biasing penguat

Sumber Bersama (CS)- Yang ac input digunakan pada CG, yang ac output diambil pada CD, dan CS disambungkan kepada a dc sumber voltan atau tanah. Ini sama dengan konfigurasi pemancar biasa untuk BJT.
-Sumber Perintang (SR) - Yang ac input digunakan pada CG, yang ac output diambil pada CD and CS ditinggalkan. Ini sama dengan konfigurasi penghalang pemancar untuk BJT.
-Common Gate (CG) - Yang ac input digunakan pada CS, yang ac output diambil pada CD and CG disambungkan kepada a dc sumber voltan atau tanah. Kadang-kadang dalam konfigurasi CG, CG ditinggalkan dan pintu terus dihubungkan kepada a dc bekalan voltan. CG adalah sama dengan konfigurasi asas biasa untuk BJT, walaupun jarang dilihat dalam litar.
-Pengikut Sumber (SF) - Yang ac input digunakan pada CG, yang ac output diambil pada CS dan saliran sama ada bersambung dengan a dc bekalan voltan secara langsung atau melalui CD. Ini kadang-kadang dipanggil longkang biasa (CD) dan sama dengan konfigurasi pengikut emitter untuk BJT.

Litar setara thevenin

Rajah 22 - Litar bersamaan Thevenin

Setiap konfigurasi ini dikaji dengan lebih terperinci dalam Bahagian 9, "Analisis Penguat FET".

Oleh kerana konfigurasi yang berlainan hanya berbeza dalam sambungan mereka melalui kapasitor, dan kapasitor adalah litar terbuka kepada dc voltan dan arus, kita boleh mengkaji dc bias untuk kes umum. Untuk reka bentuk penguat, kita mahu transistor beroperasi di kawasan operasi aktif (juga dikenalpasti sebagai kawasan tepu atau mode pinch-off), jadi kami menganggap karakteristik pinch-off IV untuk peranti tersebut. (Kita harus sentiasa mengesahkan andaian ini pada akhir reka bentuk!)

Untuk memudahkan analisa bias, kami menggunakan sumber Thevenin untuk memodelkan litar di pintu masuk transistor seperti ditunjukkan dalam Rajah 22.


(24)

Oleh kerana terdapat tiga pembolehubah yang tidak diketahui untuk ditetapkan untuk biasing (ID, VGS, dan VDS), kita memerlukan tiga dc persamaan. Pertama, dc persamaan di sekitar gelung sumber-pintu ditulis.


(25)

Perhatikan bahawa sejak arus arus adalah sifar, satu drop voltan sifar wujud di seluruh RG. Sesaat dc persamaan dijumpai dari persamaan undang-undang Kirchhoff dalam gelung longkang-sumber.


(26)

Ketiga dc persamaan yang diperlukan untuk menubuhkan titik bias ditemui dari Persamaan (20)  di bahagian "Transistor kesan medan persimpangan (JFET)yang diulang di sini.


(27)

Anggaran pertama berlaku jika |λVDS| << 1 (yang hampir selalu berlaku) dan mempermudah penyelesaian persamaan yang digabungkan dengan ketara.

Kita boleh meletakkan persamaan ini g[Persamaan (22)]

(22)

ke dalam format yang sama yang akan membuktikan berguna dalam reka bentuk.


(28)

 

Persamaan (25) - (28) mencukupi untuk menubuhkan berat sebelah. Untuk penguat MOSFET diskret, kita tidak perlu meletakkan Q-point di tengah-tengah ac garis beban seperti yang sering kita lakukan untuk biasing BJT. Ini kerana penguat FET diskret biasanya digunakan sebagai peringkat pertama dalam rantaian penguat untuk mengambil kesempatan daripada rintangan masukan yang tinggi. Apabila digunakan sebagai peringkat pertama atau prapenguat, paras voltannya sangat kecil sehingga kita tidak memacu output preamplifier ke atas lawatan besar.