1. Amplifier Berbeza

Amplifier Berbeza

Kebanyakan penguat operasi terdiri daripada siri transistor, perintang, dan kapasitor yang membentuk sistem lengkap pada cip tunggal. Penguat hari ini boleh dipercayai, saiznya kecil, dan menggunakan kuasa yang sangat sedikit.

Tahap input kebanyakan op-amp ialah Dpenguat jika seperti ditunjukkan dalam bentuk paling mudah dalam Rajah 1.

Amplifier Berbeza, Penguat kendalian praktikal, simulasi litar, simulator litar, reka bentuk litar,

Rajah 1 - Penguat pembezaan

Penguat berbeza terdiri daripada dua emitter-coupled common-emitter dc penguat. Ia mempunyai dua input, v1 and v2, dan tiga output, vo1, vo2 and vkeluar. Keluaran ketiga, vkeluar, adalah perbezaan antara vo1 and vo2.

Ciri-ciri Pindah 1.1 dc

Penguat perbezaan tidak beroperasi secara linear dengan input isyarat yang besar. Untuk memudahkan analisis kami mengandaikan bahawa RE adalah besar, bahawa rintangan asas bagi setiap transistor diabaikan dan bahawa rintangan keluaran bagi setiap transistor adalah besar. Perhatikan bahawa kita menggunakan REE dan bukan RE pada penguat berbeza kerana perintang yang digunakan di sini adalah besar dan boleh menjadi rintangan bersamaan sumber semasa. Nilai besar REE memastikan voltan perintang emitor jatuh hampir berterusan.
Kami kini menyelesaikan litar ini untuk voltan keluaran. Kita mulakan dengan menulis persamaan KVL di sekitar gelung simpang asas untuk litar Rajah 1.

(1)

(2)

Kita perlu mencari ungkapan untuk arus pemungut, iC1 and iC2. Tegasan pemancar asas diberikan oleh persamaan,

Dalam Persamaan (2) Io1 and Io2 adalah arus tepu terbalik untuk Q1 and Q2 masing-masing. Transistor dianggap sama. Menggabungkan Persamaan (1) dan (2) hasil

(3)

Penyelesaian Persamaan (3) untuk nisbah semasa, kita dapati,

(4)

Kita boleh anggap iC1 adalah hampir sama dengan iE1 and iC2 adalah hampir sama dengan iE2. Oleh itu

(5)

Menggabungkan Persamaan (4) dan (5), kita ada

(6)

Perhatikan bahawa

(7)

Pemerhatian penting boleh dibuat dengan melihat Persamaan (6). Jika v1 - v2 menjadi lebih besar daripada beberapa ratus millivolts, pengumpul semasa dalam transistor 2 menjadi kecil dan transistor pada dasarnya terputus. Pengumpul semasa dalam transistor 1 adalah hampir sama dengan iEE, dan transistor ini tepu. Arus pengumpul, dan oleh itu voltan keluaran vkeluar, menjadi bebas daripada perbezaan antara dua voltan masukan.

Penguatan linear berlaku hanya untuk perbezaan voltan input kurang daripada kira-kira 100 mV. Untuk meningkatkan rangkaian linear voltan masukan, perintang pemancar kecil boleh ditambah.

1.2 Common-Mode dan Keuntungan Mod Berbeza

Penguat berbeza bertujuan untuk bertindak balas hanya dengan perbezaan antara dua tegangan input, v1 and v2. Walau bagaimanapun, dalam op-amp praktikal, output bergantung kepada beberapa peringkat pada jumlah input ini. Sebagai contoh, jika kedua-dua input adalah sama, voltan keluaran idealnya sifar, tetapi dalam penguat praktikal ia tidak. Kami melabelkan kes itu apabila litar bertindak balas kepada perbezaan itu sebagai mod pembezaan. Sekiranya kedua-dua input dibuat sama, kita katakan litar berada di dalamnya mod biasa. Sebaiknya kita mengharapkan litar menghasilkan output hanya dalam mod pembezaan.

Mana-mana dua voltan input, v1 and v2, boleh diselesaikan menjadi bahagian yang biasa dan berbeza. Kami menentukan dua voltan input baru seperti berikut:

(8)

Voltan, vdi, adalah voltan input mod-perbezaan dan ia hanya perbezaan antara dua voltan masukan. Voltan, vci, ialah voltan input mod biasa, dan ia adalah purata dua voltan input. Voltan input asal boleh dinyatakan dalam bentuk kuantiti baru seperti berikut:

(9)

Jika kita menetapkan dua voltan masukan yang sama, kita ada

(10)

Oleh kerana kedua-dua input adalah sama, tegangan persimpangan asas emitor adalah sama (jika transistor adalah sama). Oleh itu, arus pengumpul juga mesti sama.

Amplifier Berbeza, simulasi litar, simulator litar, reka bentuk litar, op-amp praktikal

Rajah 2 (a) Litar bersamaan penguat mod pembezaan

Sekarang kita melihat litar bersamaan untuk voltan input mod-ubah seperti ditunjukkan dalam Rajah 2 (a). Perhatikan bahawa sebagai semasa di Q1 litar bertambah, semasa di Q2 litar berkurangan pada kadar dan amplitud yang sama. Ini adalah benar kerana input untuk Q2 bersamaan dengan Q1 tetapi 180o daripada fasa. Oleh itu perubahan voltan merentasi REE adalah sifar. Sejak itu ac voltan isyarat merentasi REE adalah sifar, ia boleh digantikan dengan litar pintas dalam ac litar bersamaan. Perhatikan bahawa meletakkan tegangan di setiap pangkalan transistor yang sama dalam amplitud tetapi 180o daripada fasa adalah bersamaan dengan meletakkan voltan di antara dua pangkalan transistor dua kali amplitud. Tegasan pada vo1 and vo2 adalah amplitud yang sama tetapi fasa bertentangan dan keuntungan perbezaan mod adalah

(11)

Keuntungan mod-perbezaan ini ditakrifkan pada a output satu hujung kerana ia diambil antara satu pengumpul dan tanah. Jika output diambil antara vo1 and vo2, keuntungan mod-perbezaan disebut sebagai a output dua hala dan diberikan oleh

(12)

Analisis serupa boleh digunakan pada litar bersamaan mod-mod dalam Rajah 2 (b).

Amplifier Berbeza, simulasi litar, simulator litar, reka bentuk litar, op-amp praktikal

Rajah 2 (b) Litar setara penguat biasa mod

Jika kita membahagi perintang REE ke dalam dua perintang selari masing-masing mempunyai dua rintangan asal, kita dapat mencari output dengan menganalisis hanya separuh daripada litar. Oleh kerana transistor adalah sama dan voltan input mod biasa adalah sama dan fasa, voltan merentasi 2REE resistor adalah sama. Oleh itu, semasa antara kedua-dua perintang selari yang ditunjukkan adalah sifar dan kita hanya perlu melihat satu sisi litar. Keuntungan voltan mod biasa ialah

(13)

Persamaan (13) menganggap REE besar dan re<<REE.

Kami mendapati voltan output dua hujung dari segi mod biasa dan perbezaan mod-mod seperti berikut:

(14)

Adalah wajar untuk mendapatkan mod-mod yang lebih besar daripada keuntungan biasa-mod supaya penguat bertindak balas terutamanya kepada perbezaan antara voltan masukan. The nisbah penolakan mod biasa, CMRR, ditakrifkan sebagai nisbah keuntungan mod-perbezaan kepada keuntungan mod biasa. Ia biasanya dinyatakan dalam dB.

(15)

Kita kini menentukan rintangan masukan penguat dalam kedua-dua mod pembezaan dan mod biasa. Untuk mod pembezaan, kita melihat penguat di pangkalan kedua-dua transistor. Ini menghasilkan litar lengkap melalui pemancar kedua-dua transistor, dan rintangan input adalah

(16)

Sekarang untuk input mod biasa, kita melihat penguat dalam Rajah 2 (b). Oleh itu, rintangan input adalah

(17)

Keputusan ini menunjukkan bahawa rintangan input mod biasa jauh lebih tinggi daripada mod pembezaan.

Analisis penguat perbezaan kami berdasarkan BJTs sebagai blok bangunan transistor. FETs juga boleh digunakan dalam penguat pembezaan dengan kelebihan yang terhasil daripada input bias input yang berkurangan dan impedans input hampir tak terhingga. Analisis penguat perbezaan menggunakan FET dilaksanakan dengan cara yang sama seperti analisis BJT.

Penguat pembezaan memerlukan transistor yang sepadan untuk memastikan bahawa litar beroperasi dengan betul. Jika penguat kebezaan adalah pada litar bersepadu, keperluan tambahan ini kurang daripada masalah kerana kedua-dua transistor dihasilkan pada masa yang sama menggunakan bahan yang sama.

Amplifier Pembezaan 1.3 dengan Sumber Semasa yang Berterusan

Adalah wajar untuk dibuat REE sebanyak mungkin untuk mengurangkan output mod biasa. Persamaan menunjukkan bahawa untuk menjadikan CMRR besar kita mesti membuat REE besar. Oleh kerana rintangan besar sukar dibuat pada cip IC, kita mencari pendekatan alternatif. Ini dicapai dengan menggantikannya REE dengan dc sumber semasa. Sumber semasa yang ideal mempunyai impedans yang tidak terhingga, jadi kami menyiasat kemungkinan penggantian REE dengan sumber semasa ini. Rajah 9.3 menggambarkan penguat perbezaan di mana perintang, REE, digantikan dengan sumber semasa yang berterusan.

(18)

Semakin dekat sumbernya adalah sumber arus tetap yang ideal, semakin tinggi nisbah penolakan mod umum. Kami menggambarkan sumber arus tetap bias yang diasingkan diod. Pampasan ini menjadikan operasi litar kurang bergantung pada variasi suhu. Diod D1 dan transistor Q3 dipilih supaya mereka mempunyai ciri-ciri yang hampir serupa berbanding dengan suhu operasi.
Untuk menganalisis litar Rajah 3 (a) dan mencari CMRR, kita perlu menentukan rintangan yang setara, RTH (persamaan Thevenin litar sumber arus malar). Ketahanan setara diberikan oleh [lihat Rajah 3 (b)]

Menulis persamaan KCL di nod 1, kita ada

(19)

di mana ro adalah rintangan dalaman transistor pada titik operasi yang dinyatakan. Ia diberikan oleh

(20)

Amplifier Berbeza, simulasi litar, simulator litar, reka bentuk litar, op-amp praktikal

Rajah 3 - Penguat pembezaan dengan sumber arus tetap

Persamaan KCL pada nod 2 hasil

(21)

di mana

(22)

Penggantian v1 and v2 ke dalam persamaan di nod 2, kita ada

(23)

Akhirnya, rintangan Thevenin diberikan dengan menggantikan Persamaan (22) dan (23) ke Persamaan (18).

(24)

Sekarang kita akan membuat satu siri anggapan untuk memudahkan penyataan ini. Untuk mengekalkan kestabilan bias, kami menggunakan garis panduan itu

(25)

Menggantikan nilai ini RB dalam Persamaan (24) dan dibahagikan dengan β, kita ada

(26)

Kita boleh menyederhanakan ungkapan ini dengan mencatat

(27)

Kami ada

(28)

Oleh kerana istilah kedua dalam persamaan ini lebih besar daripada yang pertama, maka kita boleh mengabaikannya RE untuk mendapatkan

(29)

Persamaan ini boleh dipermudah lagi jika keadaan berikut wujud:

(30)

Dalam kes itu, kita mempunyai hasil yang mudah

(31)

Oleh itu, jika semua anggaran adalah sah, RTH adalah bebas daripada β dan nilainya agak besar.

Amplifier Pembezaan 1.4 dengan Input dan Output yang Berakhir

Rajah 4 menunjukkan penguat perbezaan di mana input kedua, v2, ditetapkan sama dengan sifar dan output diambil sebagai vo1.

Kami menggunakan sumber arus malar di tempat REE, seperti yang dibincangkan dalam bahagian sebelumnya. Ini dikenali sebagai a input input dan output tunggal dengan pembalikan fasa. Penguat dianalisis dengan penetapan v2 = 0 dalam persamaan terdahulu. Input kebezaan itu kemudian semata-mata

(32)

jadi keluarannya

(33)

Amplifier Berbeza, simulasi litar, simulator litar, reka bentuk litar, op-amp praktikal

Rajah 4 - Input tunggal yang berakhir dengan pembalikan fasa

Tanda minus menunjukkan bahawa penguat ini mempamerkan 180o peralihan fasa antara output dan input. Satu input dan output sinusoidal biasa digambarkan dalam Rajah 5.

Rajah 5 - Input dan output Sinusoidal

Jika isyarat output akan dirujuk ke tanah tetapi pembalikan fasa tidak diingini, output boleh diambil dari transistor Q2.

Contoh 1 - Penguat Pembezaan (Analisis)

Cari keuntungan voltan kebezaan, gain voltan biasa mod, dan CMRR untuk litar yang ditunjukkan dalam Rajah 1. Anggap bahawa Ri = 0, RC = 5 kΩ, VEE = 15 V, VBE = 0.7 V, VT = 26 mV, dan REE = 25 kΩ. Biarkan v2 = 0 dan mengambil output dari vo2.

penyelesaian: Semasa melalui REE didapati pada keadaan sedih. Sejak asas Q2 didasarkan, voltan pemancar adalah VBE = 0.7 V, dan

Arus tersenyum dalam setiap transistor adalah separuh daripada jumlah ini.

Sejak

kebolehan voltan pembezaan dalam setiap transistor adalah

Keuntungan voltan mod biasa ialah

Nisbah penolakan mod biasa diberikan oleh

PERMOHONAN

Juga, anda boleh menjalankan pengiraan ini dengan simulator litar TINA atau TINACloud, menggunakan alat Interpreter mereka dengan mengklik pautan di bawah.

Simulasi Circuit Amplifier 1-

2 Contoh

Untuk penguat perbezaan yang diterangkan dalam Contoh 1, reka bentuk sumber arus tetap bias tetap (Rajah 3) untuk menggantikan REE dan tentukan CMRR baru untuk penguat berbeza, dengan ro = 105 kΩ, VBE = 0.7 V, dan β = 100. Anggap R1 = R2.

penyelesaian: Kami meletakkan titik operasi transistor di tengah-tengah dc garis beban.

Kemudian, merujuk kepada sumber semasa Rajah 3 (a),

Untuk kestabilan bias,

Kemudian

Sejak 0.1RE>>re (iaitu, 1.25 kΩ >> 26 / 0.57 Ω), maka dari Persamaan (31) kita ada

CMRR diberikan oleh

PERMOHONAN

Juga, anda boleh menjalankan pengiraan ini dengan simulator litar TINA atau TINACloud, menggunakan alat Interpreter mereka dengan mengklik pautan di bawah.

Simulasi Circuit Amplifier 2-

3 Contoh

Reka bentuk litar untuk mencapai keadaan seperti yang dinyatakan dalam Rajah 6 untuk swing maksimum output voltan. Lima transistor, Q1 kepada Q5, masing-masing mempunyai β = 100 semasa Q6 Mempunyai-A β daripada 200. VBE adalah 0.6 V untuk semua transistor, VT = 26 mV, dan VA = 80 V. Menganggap semua transistor adalah serupa.

Tentukan,

(A) RC, R1, dan CMRR.

(b) Voltan keluaran mod biasa.

(c) Voltan keluaran mod perbezaan.

(d) Berbeza-mod input voltan vdi untuk output maksimum.

Penguat pembezaan, op-amp praktikal, simulasi litar, reka bentuk litar

Rajah 6 - Penguat keseimbangan untuk Contoh 3

penyelesaian: Kami akan merawat litar dalam tiga bahagian:

  • 1. Penguat Darlington.

Penguat Darlington

  • 2. Penguat pembezaan

Penguat pembezaan

  • 3. Sumber semasa yang mudah

Sekarang untuk sistem total, kita ada

Input berbeza vdi perlu untuk menghasilkan ayunan voltan keluaran maksimum yang tidak disokong


PERMOHONAN

Juga, anda boleh menjalankan pengiraan ini dengan simulator litar TINA atau TINACloud, menggunakan alat Interpreter mereka dengan mengklik pautan di bawah.

Simulasi Circuit Amplifier 3-