डिजिटल Verilog सिमुलेशन

डिजिटल Verilog इलेक्ट्रनिक सर्किट सिमुलेशन

Jump to TINA Main Page & General Information

TINA मा एक शक्तिशाली डिजिटल Verilog सिमुलेशन इन्जिन पनि समावेश छ। वेरिलोगको फाइदा VHDL को तुलनामा यो जान्न र बुझ्न सजिलो छ, तर VHDL मा अधिक सुविधाहरू छन्।

TINA Verilog मोडेल र अन्य डिजिटल घटकहरु को अनुवाद गर्न योग्य VHDL कोड को अनुवाद गर्न सक्छन् र Xilinx को वेबपैक सफ्टवेयर को उपयोग गरेर तपाईं डिजाइन को कार्यान्वयन को वर्णन गर्न को बट स्ट्रीम फाइल उत्पन्न गर्न सक्छन् र यसलाई Xilinx FPGA चिप्स मा अपलोड गर्नुहोस।

निम्न सर्किट VHDL र Verilog को प्रयोग गरेर एकदम पूर्ण एडडर सर्किट को तुलना गर्दछ।

योजनाबद्ध भाग एउटै हो, केवल म्याक्रोमा कोडहरू भिन्न छन्।

तपाईं डबल VHDL वा Verilog म्याक्रो क्लिक गर्न सक्नुहुन्छ र पूर्ण विवरण हेर्न र कोड सम्पादन गर्न यदि म्याक्रो प्रविष्ट गर्नुहोस् थिच्नुहोस्:

आवश्यक भागहरू धेरै समान छन्:

Verilog	VHDL
assign S = A ^ B	S <= (A xor B)
assign C = A & B	C <= (A and B)

यदि विश्लेषण मेनु बाट डिजिटल टाइम विश्लेषण चलाउछ भने। निम्न रेखाचित्र देखा पर्नेछ:

तपाईं देख्न सक्नुहुन्छ कि दुवै मोडलहरूबाट आउटपुट सिग्नलहरू वास्तवमा समान छन्।