3। जंक्शन फिल्ड-प्रभाव ट्रांजिस्टर (JFET)

जंक्शन फिल्ड-प्रभाव ट्रांजिस्टर (JFET)

MOSFET को जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर (JFET) मा धेरै फाइदा छ। खासगरी, MOSFET का इनपुट प्रतिरोध JFET भन्दा माथि छ। यस कारणको लागि, MOSFET धेरै अनुप्रयोगहरूको लागि JFET को पक्षमा चयन गरिएको छ। यद्यपि, जेएफईटी अझै पनि सीमित अवस्थामा विशेष गरी एनालग अनुप्रयोगहरूको लागि प्रयोग गरिएको छ।

हामीले देखेको छ कि वृद्धि MOSFET इन्टरप्राइजको लागि एक च्यानल सिर्जना गर्न गैर शून्य गेट भोल्टेजको आवश्यकता छ। बहुमत वाहक वर्तमान स्रोत र नाली को बीच यो लागू गेट वोल्टेज बिना प्रवाह गर्न सक्दैन। यसको विपरीत, JFET ले दुई ओमिक सम्पर्कहरू बीचको एक अवस्थित च्यानलमा हाल बहु-वाहकको आचरण नियन्त्रण गर्दछ। यसले उपकरणको बराबर समाई फरक पार्छ।

यद्यपि हामी JOSETs मा पहिले MOSFETs को लागी निकालेका परिणामहरु प्रयोग नगरी पहुँच गर्छौं, हामी दुई प्रकारका उपकरणहरुको अपरेशनमा धेरै समानता देख्दछौं। यी समानताहरू सेक्शन in मा सारांश गरिएको छ: "JOSET को MOSFET तुलना"।

JFET को भौतिक संरचना को लागि एक योजनाबद्ध चित्र चित्रा 13 मा देखाइएको छ। BJT जस्तै JFET एक टर्मिनल उपकरण हो। यो मूलतः एक मात्र छ pn गेट र च्यानल बीचको तुलनामा बीजेटीमा दुई भन्दा बढी (यद्यपि त्यहाँ दुई हुन लागेका हुन्छन् pn चित्रा 13 मा देखाईएको जुनिहरु, यो एक साथ गेट टर्मिनलहरु को तार संग समानांतर मा जोडिएको छ। तिनीहरू यसैले एकल जंक्शनको रूपमा व्यवहार गर्न सकिन्छ)।

यो nचित्रा 14 (ए) मा देखाइएको च्यानल JFET, पट्टीको प्रयोग गरी निर्माण गरिएको छ nदुई प्रकारको सामग्री p-प्रकार सामग्री पट्टीमा भिन्न, प्रत्येक पक्षमा एक। The p-एचएल JFET को एक पट्टी छ pदुई प्रकारको सामग्री n- प्रकारको सामग्री पट्टीमा फैलिएको छ, जस्तै चित्रा 13 (बी) मा देखाइएको छ। चितवन 13 ले सर्किट प्रतीकहरू पनि देखाउँछ।

JFET को सञ्चालन मा अंतर्दृष्टि प्राप्त गर्न को लागि हामिलाई जोड्नुहोस nचित्रा 14 (ए) मा देखाईएको - Jannel लाई बाह्य सर्किटमा। एक सकारात्मक आपूर्ति भोल्टेज, V_DD, ड्रेनमा लागू गरिएको छ (यो अनुरूप छ V_CC एक बीजेटी को लागि आपूर्ति भोल्टेज) र स्रोत सामान्य (जमीन) संग संलग्न छ। एक गेट आपूर्ति भोल्टेज, V_GG, गेटमा लागू गरिएको छ (यो अनुरूप छ V_BB BJT को लागि)।

चितवन 13-जेएफईटीको भौतिक संरचना

V_DD ड्रेन-स्रोत वोल्टेज प्रदान गर्दछ, v_DS, कि एक नाली वर्तमान को कारण बनता छ, i_D, स्रोतबाट नालीबाट प्रवाह गर्न। चूंकि गेट-स्रोत जंक्शन रिवर्स-पक्षपाती भएको छ, शून्य गेट हालको परिणामहरू। नाली हाल, i_D, जुन स्रोत वर्तमानसँग बराबर छ, द्वारा घेरिएको च्यानलमा अवस्थित छ pप्रकारको गेट। गेट-देखि-स्रोत भोल्टेज, v_GS, जो बराबर छ, एक सिर्जना गर्दछ गिरावट क्षेत्र च्यानलमा चौडाइ घटाउँछ। यो, बारी मा, नाली र स्रोत को बीच प्रतिरोध बढ्छ।

चित्र १ 14 - एन-च्यानल JFET बाह्य सर्किटमा जडित

हामी JFET सञ्चालनको साथ विचार गर्दछौँ v_GS = 0, जस्तै चित्र 14 (बी) मा देखाइएको छ। नाली हाल, i_D, मार्फत n- स्रोतमा नालीबाट च्यानल च्यानलको साथ भोल्टेज ड्रपको कारणले गर्दा, ड्रेन-गेट जंक्शनमा उच्च क्षमताको साथ। ड्रेन-गेट जंक्शनमा यो सकारात्मक भोल्टेज रिवर्स-पूर्वाधारहरू pn ग्रुप 14 (बी) मा गहिराई छायांकित क्षेत्र द्वारा देखाईएको जुनसुकै एक क्षेत्रफल उत्पन्न गर्दछ। जब हामी बढ्छौं v_DS, नाली हाल, i_D, चित्रा 15 मा देखाइएको, पनि बढ्छ।

यो क्रियाकलापले ठूलो गिरावट क्षेत्र र निकास र स्रोत बीचको च्यानल प्रतिरोध बढेको छ। जस्तै v_DS अगाडी बढ्यो, एक बिंदु पुगेको छ जहाँ घटाउने क्षेत्रले सम्पूर्ण च्यानललाई नाली किनारमा काट्यो र नाली हाल यसको संतृप्ति बिन्दु पुग्छ। यदि हामी बढ्छौं भने v_DS यस बिंदुभन्दा बाहिर, i_D निरन्तर निरन्तर रहन्छ। संतृप्त नाली को मूल्य वर्तमान संग V_GS = 0 एक महत्वपूर्ण प्यारामिटर हो। यो हो ड्रेन-स्रोत संतृप्ति हाल, I_DSS। हामीले यो भेट्ट्यौं KV_T² खाली मोडको लागि MOSFET। चित्रा 15 बाट देख्न सकिन्छ, बढ्दै जान्छ v_DS यो भनिने च्यानल भन्दा बाहिर चुरोट बन्द बिन्दु (-V_P, I_DSS) मा एक धेरै सानो वृद्धि को कारण बनता छ i_Dर i_D-v_DS विशेषता वक्र लगभग फ्लैट हुन्छ (यानी, i_D यसको रूपमा अपेक्षाकृत निरन्तर रहन्छ v_DS अगाडी बढ्यो)। त्यो सम्झनुहोस् V_T (अब नामित V_P) एक को लागि नकारात्मक छ n- उपकरण उपकरण। चुरोट-अफ पोइन्ट भन्दा बाहिर सञ्चालन (संतृप्ति क्षेत्रमा) प्राप्त हुन्छ जब ड्रेन भोल्टेज, V_DS, भन्दा ठूलो छ -V_P (चित्र 15 हेर्नुहोस्)। उदाहरणको रूपमा, हामीलाई भन्नुहोस् V_P = -4V, यसको मतलब यो हो कि नाली भोल्टेज, v_DS, भन्दा बढी वा बराबर - (- 4V) को लागि JFET को लागि संतृप्ति (सामान्य परिचालन) क्षेत्र मा रहन को लागी हुनु पर्छ।

यो विवरणले जेएफईई एक अपिलेशन प्रकार उपकरण हो भनेर संकेत गर्दछ। हामी आशा गर्छौं कि यसको विशेषताहरू MOSFETs को लागी जस्तै हुनुपर्छ। तथापि त्यहाँ एउटा महत्त्वपूर्ण अपवाद हो: जबकि वृद्धि गर्न मिल्ने प्रकारमा MOSFET कार्यान्वयन गर्न सम्भव हुन्छ (सकारात्मक लागू गरेर v_GS यदि यन्त्र हो n-च्यानल) यो JFET-प्रकार यन्त्रमा व्यावहारिक छैन। अभ्यासमा, अधिकतम v_GS लगभग 0.3V सम्म सीमित छ pnयो सानो सानो भोल्टेजसँग आवश्यक अंश कटौती हुन्छ।

चित्रा 15 - i_D विरुद्ध v_DS को लागि विशेषता n-चैनल JFET (V_GS = 0V)

3.1 JFET गेट-देखि-स्रोत भोल्टेज परिवर्तन

अघिल्लो खण्डमा, हामीले विकसित गरेका छौं i_D-v_DS विशेषता वक्रसँग V_GS = 0। यस खण्डमा, हामी पूर्ण विचार गर्दछौं i_D-v_DS विभिन्न मूल्यहरूको लागि विशेषताहरू v_GS। ध्यान दिनुहोस् कि BJT को मामला मा, विशेषता वक्र (i_C-v_CE) छ i_B प्यारामिटरको रूपमा। FET एक भोल्टेज-नियन्त्रण यन्त्र हो जहाँ v_GS नियन्त्रण गर्दछ। चितवन 16 ले देखाउँछ i_D-v_DS विशेषताहरु को लागी दुवै को लागि n-चैनल र p- Jannel JFET।

चित्रा 16-i_D-v_DS विशेषता JWET को लागि curves

बढेको रूपमा (v_GS एक को लागि अधिक नकारात्मक छ n-चैनल र एक को लागि अधिक सकारात्मक p-च्यानल) खाली क्षेत्र बनाइयो र कम मूल्यका लागि बन्दुक बन्द हुन्छ i_D। यसैले nचित्रा 16 (ए) को अधिकतम JFET, अधिकतम i_D बाट कम हुन्छ I_DSS as v_GS अधिक नकारात्मक बनाइयो। यदि v_GS अगाडी बढ्यो (अधिक नकारात्मक), को एक मूल्य v_GS जसको पछि पुग्यो i_D मानको परवाह बिना शून्य हुनेछ v_DS। यो मूल्य v_GS भनिन्छ V_{जी एस (बन्द)}वा पंच-बन्द भोल्टेज (V_p)। को मूल्य V_p एक को लागि नकारात्मक छ n-ल्यानल JFET र एक को लागि सकारात्मक p- Jannel JFET। V_p तुलना गर्न सकिन्छ V_T खाली मोडको लागि MOSFET।

3.2 JFET लक्षणहरु को हस्तांतरण

ट्राफिक विशेषता वर्तमान नाली को एक साजिश हो, i_D, ड्रेन देखि स्रोत वोल्टेज को एक समारोह को रूप मा, v_DS, संग v_GS स्थिर voltages को एक सेट को बराबर (v_GS = -3V, -2, -1V, 0V चित्रा 16 (ए) मा। स्थानान्तरण विशेषताको मूल्यको लगभग स्वतंत्र छ v_DS चूंकि जेएफईटी पिच बन्द हुन्छ, i_D को मूल्यहरु बढन को लागि अपेक्षाकृत निरंतर रह्छ v_DS। यो देखि देख्न सकिन्छ i_D-v_DS चित्रा 16 को वक्र, जहाँ प्रत्येक वक्र को मूल्यहरु को लागि लगभग समतल हुन्छ v_DS>V_p.

चित्रा 17 मा, हामी स्थानान्तरण विशेषताहरू र i_D-v_DS को लागि विशेषताहरु n- Jannel JFET। हामी यी एक सामान्य संग साजिश गर्दछौ i_D अक्ष कसरी अर्कोबाट प्राप्त गर्ने भनेर देखाउन। स्थानान्तरण विशेषताहरू विस्तारको लागि प्राप्त गर्न सकिन्छ i_D-v_DS चित्र १ 17 मा ड्यास रेखाहरू द्वारा देखाइए जस्तै घटताहरू। संतृप्ति क्षेत्रमा स्थानान्तरण विशेषता निर्धारित गर्ने सबैभन्दा उपयोगी विधि निम्न सम्बन्ध (शकली समीकरण) सँग छ:

(16)

यसैले, हामी मात्र जान्दछौं I_DSS र V_p सम्पूर्ण विशेषता निर्धारित गर्न। निर्माताहरूका डाटा पानाहरू प्राय: यी दुई प्यारामिटरहरू दिन्छन्, त्यसैले स्थानान्तरण विशेषता निर्माण गर्न सकिन्छ। V_p निर्माताको विशिष्टता पानामा को रूपमा देखाइएको छ V_{जी एस (बन्द)}। ध्यान दिनुहोस् कि i_D संतृप्ति, (अर्थात स्थिर हुन्छ) को रूपमा v_DS च्यानल बन्द गर्न को लागी भोल्टेज भन्दा बढी छ। यो को लागि समीकरणको रूपमा व्यक्त गर्न सकिन्छ v_{डी एस, शनि} लागि प्रत्येक वक्र निम्नानुसार:

(17)

As v_GS अधिक नकारात्मक हुन्छ, पिच-अफ कम मूल्यहरूमा हुन्छ v_DS र संतृप्ति वर्तमान सानो हुन्छ। रैखिक अपरेशनको लागि उपयोगी क्षेत्र पिंच-अफ र ब्रेकडाउन वोल्टेज भन्दा माथि छ। यस क्षेत्रमा, i_D संतृप्त छ र यसको मूल्य निर्भर गर्दछ v_GS, समीकरण (16) वा स्थानान्तरण विशेषता अनुसार।

चितवन 17 - JFET ट्राफिक विशेषताहरू घटाउँछ

स्थानान्तरण र i_D-v_DS JFET को लागि विशेषतात्मक घटता, जुन चित्रा 17 मा देखाइएको छ, बीजेटी को लागि सम्बन्धित वक्र देखि भिन्न छ। BJT curves को रूप मा प्रतिनिधित्व को रूप मा समान रूप मा समान चरणहरु को लागि स्पेस गर्न सकिन्छ को बीच रैखिक सम्बन्ध को कारण i_C र i_B। JFET र MOSFET कुनै हाल कुनै आधार अनुरूप छैन किनकी गेट धाराहरू शून्य छन्। त्यसोभए, हामी कर्बर्को परिवार देखाउन बाध्य छौं i_D पद v_DS, र सम्बन्धहरु धेरै nonlinear छन्।

दोस्रो भिन्नताले विशेषता वक्रहरूको ओमिक क्षेत्रको साइज र आकारसँग सम्बन्धित छ। कि बीजेटीहरूको प्रयोगमा सम्झनुहोस्, हामी अलि कम 5% को मानहरूबाट जोगिन गैरलाइनर अपरेसनबाट बच्न सक्छौं। v_CE (यानी, संतृप्ति क्षेत्र)। हामी हेर्नुहोस् कि ओफिक क्षेत्रको चौड़ाई JFET को लागि गेट-देखि-स्रोत भोल्टेजको प्रकार्य हो। ओमिक क्षेत्र एकदम रैखिक छ जब सम्म घुटना बन्द नजिक हुन्छ। यो क्षेत्र भनिन्छ ओममिक क्षेत्र किनकि जब यस क्षेत्र मा ट्रांजिस्टर प्रयोग गरिन्छ, यो एक ओमिक अवरोध जस्तै व्यवहार गर्दछ जसको मूल्य को मूल्य द्वारा निर्धारित हुन्छ v_GS। गेट-टु-स्रोत भोल्टेजको परिमाण घटेपछि ओमिक क्षेत्रको चौडाइ बढ्छ। हामी चित्र १ 17 बाट यो नोट पनि गर्छौं कि ब्रेकडाउन भोल्टेज फाटक बाट स्रोत भोल्टेजको कार्य हो। वास्तवमा, यथोचित रेखीय संकेत प्रवर्धन प्राप्त गर्न, हामीले यी वक्रको तुलनात्मक रूपमा सानो भाग मात्र प्रयोग गर्नुपर्दछ - रैखिक अपरेशनको क्षेत्र सक्रिय क्षेत्रमा छ।

As v_DS शून्यबाट वृद्धि हुन्छ, एक ब्रेक पोइन्ट प्रत्येक वक्रमा परे हुन्छ जुन बाहिर नाली हाल धेरै कम हुन्छ v_DS बढ्दै गएको छ। ड्रेन-देखि-स्रोत भोल्टेजको यो मूल्यमा बन्दुक बन्द हुन्छ। पिनचाई-मान मानहरू चित्रा 17 मा लेबल गरिएको छ र ड्यास गरिएको वक्रसँग जोडिएको छ जसले सक्रिय क्षेत्रबाट ओममै क्षेत्रलाई अलग गर्दछ। जस्तै v_DS पिंच-अफ भन्दा बढी बढ्न जारी छ, एक बिंदु पुग्छ जहाँ नाली र स्रोत बीचको भोल्टेज धेरै ठूलो हुन्छ हिमस्खलन ब्रेकडाउन हुन्छ। (यो घटना पनि डायोडहरूमा र BJTs मा हुन्छ)। ब्रेकडाउन बिन्दुमा, i_D तीव्र गतिमा बढि बढ्छ v_DS। यो ब्रेकडाउन गेट-च्यानल जंक्शनको ड्रेन अन्तमा हुन्छ। त्यसकारण, जब ड्रेन-गेट भोल्टेज, v_DG, ब्रेकडाउन वोल्टेज भन्दा बढी छ (BV_GDS लागि pn जंक्शन), हिमवर्ष हुन्छ [को लागि v_GS = 0 V]। यस बिन्दुमा i_D-v_DS चित्रकला चित्रा 17 को दायाँ भागमा देखाइएको विशिष्ट आकार देखाउँदछ।

पिंच-अफ भोल्टेज र हिमस्वास्थ्य ब्रेकडाउन बीचको क्षेत्रलाई भनिन्छ सक्रिय क्षेत्र, एम्पलीफायर अपरेटिङ क्षेत्र, संतृप्ति क्षेत्रवा चुरोट क्षेत्र ओममिक क्षेत्र (पिंच-अफ गर्नु भन्दा पहिले) भनिन्छ ट्रयाक क्षेत्र, तर यो कहिलेकाहीं भनिन्छ भोल्टेज नियन्त्रण गरिएको क्षेत्र। जेएफईई ओमएमसी क्षेत्रमा संचालित छ जब एक चर अवरोध वांछित हुन्छ र अनुप्रयोगहरू स्विच गर्दा।

ब्रेकडाउन भोल्टेजको प्रकार्य हो v_GS साथै v_DS। गेट र स्रोत बीचको भोल्टेजको परिमाण बढेको छ (को लागि बढी नकारात्मक n-च्यानल र थप सकारात्मक p-चैनल), ब्रेकडाउन भोल्टेज घट्छ (चित्रा 17 हेर्नुहोस्)। संग v_GS = V_p, नाली हाल शून्य हो (हालैको सानो रिसाव को लागी) र साथ v_GS = 0, नाली हाल एक मूल्य मा saturates,

(18)

I_DSS हो संतृप्ति ड्रेन-देखि-स्रोत हाल.

चुरोट-अफ र ब्रेकडाउनको बीचमा, नाली हाल संतृप्त छ र प्रशोधनको रूपमा प्रकार्य परिवर्तन गर्दैन v_DS। JFET ले चुन्च-अप अपरेसन बिन्दु पास गरे पछि, मानको i_D विशेषता वक्रहरूबाट वा समीकरणबाट प्राप्त गर्न सकिन्छ

(19)

यस समीकरण को एक अधिक सटीक संस्करण (खाते मा विशेषता curves को थोडा ढलान) निम्नानुसार छ:

(20)

λ को अनुरूप छ λ MOSFETs को लागि, र 1 /V_A BJTs को लागि। देखि λ सानो छ, हामी यो मान्छौं । यसले समीकरणमा दोस्रो कारकलाई स्वीकृत गर्दछ र बाइजिंग र ठूलो सिग्नल विश्लेषणको लागि सान्दर्भिककरण प्रयोग गर्दछ।

संतृप्ति निकास-स्रोत हाल, I_DSS, तापमानको प्रकार्य हो। तापमानको प्रभाव V_p ठूलो होइनन्। तर, I_DSS तापमान वृद्धि को रूप मा कम हुन्छ, 25 को लागी ज्यादा को रूप मा कम को कमी को रूप मा^o तापमानमा वृद्धि अझ ठूलो भिन्नताहरू भित्र हुन्छन् V_p र I_DSS निर्माण प्रक्रियामा मामूली भिन्नताहरूको कारणले। यो 2N3822 को लागि परिशिष्ट हेर्नको लागी अधिकतम हेर्न सकिन्छ I_DSS 10 एमए हो र न्यूनतम 2 MA हो।

यस सेक्शन मा धाराहरु र वोल्टहरु को लागि प्रस्तुत गरिएको छ n- Jannel JFET। एक को लागि मान p- Channel JFET को लागि दिइएको दिइएका उल्टाहरू हुन् n-चैनल।

3.3 JFET सानो सिग्नल एसी मोडेल

एक JFET सानो सिग्नल मोडेल MOSFET को लागी एक नै प्रक्रिया को लागी व्युत्पन्न गर्न सकिन्छ। यो मोडेल समीकरण (20) सम्बन्धमा आधारित छ। यदि हामी मात्र विचार गर्छौं ac voltages र धाराहरूको घटक, हामीसँग छ

(21)

समीकरण (21) को प्यारामिटर आंशिक व्युत्पन्न द्वारा दिइएको छ,

(22)

नतिजा मोडेल चित्रा 18 मा देखाइएको छ। ध्यान दिनुहोस् कि मोडेल पहिले व्युत्पन्न MOSFET मोडेलको समान हो, बाहेक यसको मानहरू g_m र r_o गणना गरिएका विभिन्न सूत्रहरू प्रयोग गरी। वास्तवमा यदि सूत्रहरू समान छन् V_p को लागि प्रतिस्थापन गरिएको छ V_T.

चित्र १ 18 - JFET सानो संकेत एसी मोडल

JFET एम्पलीफायर डिजाइन गर्न, को लागी Q-बिन्दु dc पूर्वाग्रह वर्तमान ग्राफिक निर्धारण गर्न सकिन्छ, वा ट्रांजिस्टरका लागि पिंच-अफ मोडमा सर्किट विश्लेषण प्रयोग गरेर। The dc Q-point मा वर्तमान पूर्वाग्रह हुनु पर्छ 30% र 70% को बीचमा I_DSS। यसले Q-point विशेषता curves को सबैभन्दा रैखिक क्षेत्रमा पत्ता लगाउँछ।

बीच सम्बन्ध i_D र v_GS चित्रा 20 मा देखाइएको जस्तै dimensionless ग्राफ (यानी, एक सामान्यकृत वक्र) मा प्लाट गर्न सकिन्छ।

यो ग्राफको ठाडो अक्ष हो i_D/I_DSS र तेर्सो अक्ष हो v_GS/V_p। वक्रको ढलान हो g_m.

लाइनर अपरेटिंग क्षेत्रको केन्द्रको नजिक शान्त मूल्य पत्ता लगाउन एक उचित प्रक्रिया छनौट गर्नु र हो। चित्र 6.20..२० बाट नोट गर्नुहोस् कि यो कर्भको मध्यबिन्दु नजिक छ। अर्को, हामी चयन गर्दछौं। यसले मानहरूको विस्तृत श्रृंखला दिन्छ v_ds कि ट्रांजिस्टरमा चुन्च बन्द मोडमा राख्नुहोस्।

चित्रा 20 -i_D/I_DSS विरुद्ध v_GS/V_p

हामी चित्रा 20 को वक्र को ढिलाइबाट वा समीकरण (22) को प्रयोग गरेर क्यू-बिन्दुमा ट्रान्सक्रिप्शन फेला पार्न सक्दछौं। यदि हामी यो प्रक्रिया प्रयोग गर्दछौं भने, ट्रान्सक्रिप्शन मापदण्ड द्वारा दिइएको छ,

(23)

सम्झनुहोस् कि यो मूल्य g_m धारणामा निर्भर गर्दछ I_D आधा सेट छ I_DSS र V_GS । 0.3V_p। यी मानहरू सामान्यतया JFET को लागि क्विसन्ट मानहरू सेट गर्नको लागि राम्रो सुरूवात बिन्दु प्रतिनिधित्व गर्दछ।

PREVIOUS- 2। धातु-ओक्साइड अर्धचालक FET (MOSFET)

NEXT- 4। FET एम्पलीफायर विन्यास र बाइजिंग