9। FET एम्पलीफायर विश्लेषण
FET एम्पलीफायर विश्लेषण
9.1 सीएस (र स्रोत रिस्जिस्टर) एम्पलीफायर
चित्रा 33 (ए) स्रोत अवरोधक संग सीएस एम्पलीफायर देखाउँछ। The ac बराबर सर्किट चित्रा 33 (बी) मा छ। हामी मान्छौ ro यसको तुलनामा ठूलो छ, त्यसैले यो उपेक्षित हुन सक्छ। यदि संधारित्र स्रोत स्रोत र आधार बीच रहेको छ (जस्तै, सीएस एम्पलीफायर), हामीलाई मात्र सेट गर्न आवश्यक छ RS निम्नमा शून्य बराबर ac समीकरण। हामी यो व्युत्पन्नको निष्कर्षमा गर्छौँ।
चित्रा 33 को भाग (बी) मा, RG को समानांतर संयोजन हो R1 र R2 र VGG पूर्वाग्रह सर्किट को थिभिन समतुल्य भोल्टेज छ:
(41)
विश्लेषण गर्न ac समतुल्य सर्किट, हामी गेट सर्किट वरिपरि केवीएल समीकरण लेख्दछौं।
(42)
आउटपुट भोल्टेज, vबाहिरद्वारा दिइएको छ
भोल्टेज लाभ, Av, अब फेला पर्यो।
(43)
यदि स्रोत प्रतिरोध, RS, एक संधारित्र द्वारा बाईपास छ, हामी गरौं RS = 0, र भोल्टेज लाभ बढ्छ
(44)
यो सामान्यतया ठूलो नकारात्मक संख्या हो।
इनपुट प्रतिरोध र वर्तमान लाभ द्वारा दिइएको छ
(45)
9.2 सीजी प्रवर्धक
चित्रा 37 (ए) एकल-चरण आम-गेट एम्पलीफायर देखाउँछ र चित्रा 6.37 (बी) यसको प्रदर्शन गर्दछ। ac बराबर। हामी एक पटक फेरि उपेक्षित छौँ ro धारणा अनुसार कि यो समानांतर संयोजन को तुलना मा ठूलो छ RD संग Rलोड.
चित्रा 37 (बी) बायाँको लगभग पाशबाट, गेट-देखि-स्रोत भोल्टेजद्वारा दिइएको छ
(46)
हालको मार्फत RS is
(47)
यसैले (इनपुट) स्रोत स्रोतले देखाएको छ
(48)
यो CS एम्पलीफायरको लागि समीकरण (45) को तुलनामा हुनुपर्छ। हामी देख्छौं कि गेट प्रतिरोध उच्च छ भने, साधारण स्रोत एम्पलीफायरको इनपुट प्रतिरोध साधारण-गेट एम्पलीफायर भन्दा ठूलो हुन सक्छ। वास्तवमा, सीजी एम्पलीफायरको अनुप्रयोगहरूको संख्या कम इनपुट प्रतिबाधाको कारण सीमित छ।
भोल्टेज लाभ द्वारा दिइएको छ
(49)
यो समीकरण (44) सँग तुलना गरौं, हामी देख्छौं कि सीएस एम्पलीफायरको स्रोत सर्किटमा अनावश्यक प्रतिरोधको साथमा सीजी एम्पलीफायरको जस्तै हो जुन सिग एम्पलीफायरको बाहेक चरण चरण परिवर्तन गर्दैन।
उत्पादन प्रतिरोध मात्र द्वारा दिइएको छ RD (एक परीक्षण मा हाल राख्नुहोस् र सेट गर्दा भोल्टेज मापन गर्नुहोस् vin शून्यमा)।
सीजी एम्पलीफायरको हालको लाभ हो
(50)
9.3 सीडी (एस एफ) एम्पलीफायर
चित्रा 39 (ए) एकल-चरण आम-निकास स्रोत अनुयायी (एसएफ) एम्पलीफायर देखाउँछ र चित्रा 39 (बी) यसको देखाउँछ। ac बराबर। प्रत्येक कन्फिगरेसनको रूपमा हामीले विश्लेषण गरेका छौं, हामी ठूलो प्रतिरोधमा थियौँ, ro धारणा अन्तर्गत यो समानांतर संयोजन भन्दा धेरै ठूलो छ RS संग Rलोड.
इनपुट प्रतिरोध मात्र छ Rin = RG। गेट-देखि-स्रोत लूप वरिपरि केवीएल समीकरण लेखन, हामीसँग छ
(51)
जसबाट हामी प्राप्त गर्छौं
(52)
आउटपुट भोल्टेज हो
(53)
भोल्टेज लाभ इनपुट भोल्टेजको उत्पादनको अनुपात हो।
(54)
ध्यान दिनुहोस् कि यो भोल्टेज लाभ एकता भन्दा कम छ, र यो एक को समानांतर संयोजन को रूप मा पुग्छ RS संग Rलोड बढ्छ।
अब हामी अहिलेको फाइदा खोज्छौं। हालको उत्पादन लोड प्रतिरोधको लागि आउटपुट भोल्टेजको अनुपात हो। इनपुट हाल इनपुट भोल्टेजद्वारा विभाजित छ RG। यसबाट लाभ दिइएको छ
(55)
निर्गत प्रतिरोध प्रतिरोध परीक्षण भोल्टेज को साथ परीक्षण वोल्टेज को प्रतिस्थापन गरेर पाया जा सकता हैपरीक्षण, र तब परिणामस्वरूप वर्तमान खोज्दै, iपरीक्षण। यो परीक्षण स्रोत द्वारा संचालित वर्तमान स्रोत स्रोत मा नोड समीकरण बाट पाइन्छ।
(56)
गेट-से-स्रोत भोल्टेज मात्र हो -vपरीक्षण किनकि हामी मान्छौं कि इनपुट भोल्टेज शून्य हो। त्यसकारण, उत्पादन प्रतिरोध हो
(57)