HDL Debugger: Debugging van VHDL- en Verilog-codes
HDL Debugger: Debugging van VHDL- en Verilog-codes
Het zuiveren van HDL-programma's is vooral moeilijk vanwege de gelijktijdige processen in deze talen.
Een geweldige functie in TINA is dat de HDL-debugger nu is geïntegreerd.
U kunt:
- VHDL- en Verilog-codes statement-by-statement uitvoeren (stap)
- Voer subprogramma's uit als een enkele instructie (stap over)
- Voeg breekpunten toe (schakel breekpunt in), loopt continu (start) en stop bij de breekpunten.
- Plaats variabelen, signalen en andere objecten onder het tabblad Horloges en zie hun waarde tijdens het opsporen van fouten.
- Bekijk alle onderbrekingspunten en objecten onder de tabbladen Breakpoints en Locals onder aan het HDL-foutopsporingsvenster.