10. FET versterker ontwerp
CURRENT - 10. FET-versterkerontwerp
VORIGE- 9. FET-versterkeranalyse
FET-versterkerontwerp
We onderzoeken nu de uitbreiding van de FET-versterkeranalyse die eerder in dit hoofdstuk is gepresenteerd, naar het ontwerp van FET-versterkers. We zullen proberen de onbekenden in het ontwerpprobleem te definiëren en vervolgens vergelijkingen ontwikkelen voor het oplossen van deze onbekenden. Net als bij de meeste elektronische ontwerpen zal het aantal vergelijkingen kleiner zijn dan het aantal onbekenden. De extra beperkingen worden vastgesteld om te voldoen aan bepaalde algemene doelstellingen (bijvoorbeeld minimale kosten, minder variatie in prestaties als gevolg van parameterwijzigingen).
10.1 De CS-versterker
De ontwerpprocedure van een CS-versterker wordt in dit gedeelte gepresenteerd. We zullen JFET en het uitputting van MOSFET-versterkerontwerp terugbrengen tot een georganiseerde procedure. Hoewel dit kan lijken
ontwerp terugbrengen tot een zeer routinematig proces, u moet uzelf ervan overtuigen dat u de oorsprong van elke stap begrijpt, aangezien er later mogelijk verschillende variaties nodig zijn. Als alles wat je hoeft te doen om een CS-versterker te ontwerpen, gedachteloos "inpluggen" is op de stappen die we presenteren, mis je het hele punt van deze discussie. Als ingenieur probeer je dingen te doen die er zijn niet routine. Het reduceren van theorie tot een georganiseerde aanpak is wat je gaat doen. Je zult niet alleen de benaderingen toepassen die anderen al voor je hebben gedaan.
Versterkers zijn ontworpen om aan de versterkingsvereisten te voldoen, ervan uitgaande dat de gewenste specificaties binnen het bereik van de transistor liggen. De voedingsspanning, belastingsweerstand, spanningsversterking en ingangsweerstand (of stroomversterking) worden meestal gespecificeerd. Het is de taak van de ontwerper om de weerstandswaarden te selecteren R1, R2, RD en RS. Raadpleeg Afbeelding 40 terwijl u de stappen in de procedure uitvoert. Bij deze procedure wordt ervan uitgegaan dat een apparaat is geselecteerd en dat de kenmerken ervan bekend zijn.
Figuur 40 JFET CS-versterker
Selecteer eerst een Q-punt in het verzadigingsgebied van de FET-karakteristieken. Raadpleeg de curven van figuur 40 (b) voor een voorbeeld. Dit identificeert VDSQ, VGSQ en IDQ.
We lossen nu op voor de twee weerstanden in de uitgangslus, RS en RD. Omdat er twee onbekenden zijn, hebben we twee onafhankelijke vergelijkingen nodig. We beginnen met het schrijven van de dc KVL-vergelijking rond de drain-source-lus,
(58)
Het oplossen voor de som van de twee weerstanden levert op
(59)
(60)
Het verzet, RD, is de enige onbekende in deze vergelijking. Oplossen voor RD resulteert in een kwadratische vergelijking met twee oplossingen, één negatief en één positief. Als de positieve oplossing resulteert RD > K1, dus implicerend een negatief RS, er moet een nieuw Q-punt worden geselecteerd (dwz start het ontwerp opnieuw). Als de positieve oplossing oplevert RD < K1, we kunnen doorgaan.
Nu RD is bekend, we lossen het op RS met behulp van vergelijking (59), de drain-to-source lusvergelijking.
(61)
met RD en RS bekend, we hoeven alleen maar te vinden R1 en R2.
We beginnen met het herschrijven van de KVL-vergelijking voor de gate-source-lus.
(62)
De spanning, VGS, is van tegengestelde polariteit van VDD. Dus de term IDQRS moet groter zijn dan VGSQ in magnitude. Anders, VGG zal de tegengestelde polariteit hebben van VDD, wat niet mogelijk is volgens Vergelijking (62).
We lossen nu op voor R1 en R2 ervan uitgaande dat de VGG gevonden heeft de dezelfde polariteit as VDD. Deze weerstandswaarden worden geselecteerd door de waarde van te vinden RG van de current-gain-vergelijking of van de ingangsweerstand. Wij lossen op voor R1 en R2.
(63)
Stel nu dat Vergelijking (62) resulteert in een VGG dat heeft de tegengestelde polariteit of VDD. Het is niet mogelijk om op te lossen R1 en R2. De praktische manier om door te gaan is te laten VGG = 0 V. Dus, 
. Sinds VGG wordt gespecificeerd door Vergelijking (62), de eerder berekende waarde van RS moet nu worden aangepast.
Figuur 41 - CS-versterker
In afbeelding 41, waarbij een condensator wordt gebruikt om een deel van te omzeilen RS, we ontwikkelen de nieuwe waarde van RS als volgt:
(64)
De waarde van Rndc is RS1 + RS2 en de waarde van RSac is RS1.
Nu dat we een nieuwe hebben Rndc, we moeten verschillende eerdere stappen in het ontwerp herhalen. We bepalen opnieuw RD KVL gebruiken voor de drain-source-loop.
(65)
Het ontwerpprobleem wordt nu een van beide RS1 en RS2 in plaats van slechts één bronweerstand te vinden.
Met een nieuwe waarde voor RD of K1 - Rndc, we gaan naar de spanningsversterkingsuitdrukking van Vergelijking (60) met RSac gebruikt voor dit ac vergelijking in plaats van RS. De volgende aanvullende stappen moeten aan de ontwerpprocedure worden toegevoegd:
We vinden RSac (dat is eenvoudig RS1) van de spanningsversterkingsvergelijking
(66)
RSac is de enige onbekende in deze vergelijking. Hiernaar zoeken, vinden we
(67)
Stel nu dat RSac is positief bevonden, maar minder dan Rndc. Dit is de gewenste conditie sindsdien
(68)
Dan is ons ontwerp voltooid en
(69)
Stel dat maar voor RSac is positief bevonden maar meer neem contact Rndc. De versterker kan niet worden ontworpen met de spanningsversterking en het Q-punt zoals geselecteerd. Er moet een nieuw Q-punt worden geselecteerd. Als de spanningsversterking te hoog is, is het misschien niet mogelijk om het ontwerp met een Q-punt uit te voeren. Een andere transistor kan nodig zijn of het gebruik van twee afzonderlijke trappen kan nodig zijn.
10.2 De CD-versterker
We presenteren nu de ontwerpprocedure voor de CD JFET-versterker. De volgende hoeveelheden worden gespecificeerd: stroomversterking, belastingsweerstand en VDD. De ingangsweerstand kan worden gespecificeerd in plaats van de huidige versterking. Raadpleeg het circuit van Figuur 39 terwijl u de volgende procedure bestudeert. We herinneren je er nogmaals aan dat het proces van het terugbrengen van de theorie tot een reeks stappen het belangrijkste onderdeel van deze discussie is, niet de feitelijke stappen.
Selecteer eerst een Q-punt in het midden van de FET-karakteristieke curves met behulp van figuur 20 (“Hoofdstuk 3: Junction field-effect transistor (JFET)”). Deze stap bepaalt VDSQ, VGSQ, IDQ en gm.
We kunnen de met de bron verbonden weerstand oplossen door de dc KVL-vergelijking rond de drain-to-source-lus.
(70)
van waaruit we de dc waarde van RS,
(71)
We vinden vervolgens de ac waarde van weerstand, RSac, uit de herschikte Current Gain-vergelijking, vergelijking (55).
(72)
WAAR RG = Rin. Als de ingangsweerstand niet is opgegeven, laat dan RSac = Rndc en bereken de ingangsweerstand van vergelijking (72). Als de ingangsweerstand niet hoog genoeg is, kan het nodig zijn om de Q-puntslocatie te wijzigen.
If Rin is gespecificeerd, is het noodzakelijk om te berekenen RSac uit Vergelijking (72). In dergelijke gevallen, RSac is anders dan Rndc, dus we omzeilen een deel van RS met een condensator.
We richten nu onze aandacht op de ingangsbiasketen. We bepalen VGG de vergelijking gebruiken,
(73)
Er wordt geen fase-inversie geproduceerd in een bronvolger-FET-versterker en VGG heeft normaal dezelfde polariteit als de voedingsspanning.
Nu VGG is bekend, we bepalen de waarden van R1 en R2 van het Thevenin-equivalent van de bias-schakeling
(74)
Er is gewoonlijk genoeg afvoerstroom in een SF om de tegengestelde polariteitsspanning te ontwikkelen die nodig is om de negatieve spanningen te compenseren die door de JFET-poort worden vereist. Daarom kan voorspanning van de voorspanning van de normale spanning worden gebruikt.
Figuur 44 - CD-versterker met een deel van RS omzeild
We gaan nu terug naar het probleem van het specificeren van de ingangsweerstand. We kunnen dat gedeelte van aannemen RS is overbrugd, zoals in figuur 44, wat leidt tot verschillende waarden van RSac en Rndc. We gebruiken Vergelijking (71) om op te lossen Rndc. Vervolgens laten we het RG gelijk aan de opgegeven waarde van Rin, en gebruik Vergelijking (72) om op te lossen RSac.
Indien de RSac hierboven berekend is kleiner dan Rndc, het ontwerp wordt bereikt door te omzeilen RS2 met een condensator. Onthoudt dat RSac = RS1 en Rndc = RS1 + RS2. Als aan de andere kant RSac is groter dan Rndc, het Q-punt moet naar een andere locatie worden verplaatst. We selecteren een kleinere VDS waardoor er een verhoogde spanning overheen valt RS1 + RS2, wat maakt Rndc groter. Als VDS kan niet voldoende worden verminderd om te maken Rndc groter dan RSac, dan kan de versterker niet worden ontworpen met de gegeven stroomversterking, Rinen FET-type. Een van deze drie specificaties moet worden gewijzigd, of er moet een tweede versterkertrap worden gebruikt om de vereiste versterking te leveren.
10.3 De SF-bootstrapversterker
We onderzoeken nu een variatie van de CD-versterker die bekend staat als de SF (of CD) bootstrap FET-versterker. Dit circuit is een speciaal geval van de SF genaamd de bootstrap circuit en wordt geïllustreerd in figuur 45.
Hier wordt de bias ontwikkeld over slechts een deel van de bronweerstand. Dit vermindert de noodzaak voor een bypass van de condensator over een deel van de bronweerstand en bereikt dus een veel grotere ingangsweerstand dan normaal kan worden bereikt. Dankzij dit ontwerp kunnen we profiteren van de hoge impedantiekarakteristieken van de FET zonder een hoge waarde van de poortweerstand te gebruiken, RG.
Het equivalente circuit van figuur 46 wordt gebruikt om de werking van de schakeling te evalueren
Figuur 45 - Bootstrap-bronvolger
We gaan ervan uit dat iin is voldoende klein om de stroom in te schatten RS2 as i1. De uitgangsspanning is dan gevonden
(75)
WAAR
(76)
Als de veronderstelling over iin is niet geldig, wordt vervangen door de uitdrukking
(77)
Een KVL-vergelijking aan de invoer levert op vin als volgt:
(78)
De huidige, i1, is te vinden in een relatie met een stroomverdeler,
(79)
Het combineren van vergelijkingen (79) en (78) opbrengsten,
(80)
Een tweede vergelijking voor vin is ontwikkeld rond de doorlus RG en RS2 als volgt.
(81)
We elimineren vin door vergelijking (80) in te stellen die gelijk is aan Vergelijking (81) en op te lossen iin te verkrijgen
(82)
De ingangsweerstand, Rin = vin/iin, wordt gevonden door Vergelijking (81) te delen door vergelijking (82) met het resultaat,
(83)
RG is de enige onbekende in deze vergelijking, dus we kunnen oplossen om te verkrijgen,
(84)
De huidige winst is
(85)
We kunnen nu de eerder afgeleide vergelijkingen gebruiken, samen met de observatie dat RS - RS2 = RS1 om de huidige winst op te lossen.
(86)
De spanningsversterking is
(87)
Merk op dat de noemer in Vergelijking (84) groter is dan de teller, en dat is dus te zien RG <(Rin-RS2). Dit bewijst dat een grote ingangsweerstand kan worden bereikt zonder dezelfde grootteorde als RG.
