HDL Debugger: Debugging VHDL og Verilog koder

HDL Debugger: Debugging VHDL og Verilog koder

Feilsøking av HDL-programmer er spesielt vanskelig på grunn av samtidige prosesser på disse språkene.

En flott funksjon i TINA er at HDL-debuggeren nå er integrert.

Du kan:
  • Utfør VHDL- og Verilog-koder statement-by-statement (Trinn)
  • Utfør delprogrammer som en enkelt setning (Step Over)
  • Legg til breakpoints (Toggle Breakpoint), kjører kontinuerlig (Start) og stopper ved breakpoints.
  • Plasser variabler, signaler og andre objekter under kategorien Klokker og se deres verdi under feilsøking.
  • Se alle bruddpunkter og objekter under kategorien Breakpoints and Locals nederst i HDL-debugger-vinduet.
HDL Debugger, bilde 1