Verilog A og AMS Simulering

Verilog A og AMS Simulering

Jump to TINA Main Page & General Information 

I dag er det mest brukte språket for å beskrive elektronikk kretser og enhet modeller Spice netlist format (1973). Men den Spice netlister er ofte vanskelig å lese og forstå, og de mangler mange funksjonaliteter av programmeringsspråk som ingeniører trenger når de lager modeller og simulering.

Det relativt nye Verilog-A-språket (1995) gir en alternativ metode med en lettlest programmeringsspråkstil C som syntaks. Dermed er Verilog-A en egnet etterfølger av SPICE nettlister for å beskrive kretstopologier.

Verilog-AMS-språket er en enda mer sofistikert metode for å beskrive elektronikkretser, som inneholder både analoge og digitale komponenter. Som vi har observert tidligere, er Verilog-AMS et derivat av det rent digitale Verilog utvidet med den rent analoge Verilog A og et grensesnitt for tilkobling av de analoge og digitale delene.

De fleste av enhetens biblioteker av TINA er i Spice netlist-format. Du kan imidlertid allerede opprette og importere modeller og plassere TINA-makroer i Verilog-A- og Verilog-AMS-format. Du kan finne flere språkeksempler, enhetsmodeller og kretser i Eksempler\HDL\Verilog-A og Eksempler\HDL\Verilog-AMS mapper av TINA.

Verilog-AMS eksempel:

Følgende krets inneholder en Digital Analog Converter (DAC) makro med Serial Peripheral Interface (SPI) og en testbenk makro, genererer det digitale SPI signal. DAC modellen er definert i Verilog AMS. Interessant er testbenken på venstre side skrevet i VHDL, som er et eksempel på å blande forskjellige HDL, men her vil vi konsentrere seg om Verilog AMS-makroen til høyre. Denne kretsen (DAC VAMS.TSC) er inkludert i EXAMPLESVerilog AMS-mappen til TINA.

I TINA kan du se Verilog AMS-koden til DAC-modellen hvis du dobbeltklikker på DAC-makroen og trykker på Enter Macro-knappen.

 En del av koden er vist nedenfor:

Vi vil ikke gå inn i en detaljert analyse av koden. Vi vil bare vise at i den første delen som vises ovenfor, konverterer DA Verilog-modulen serielt signal til et analogt signal (VOUTA).

På slutten av makroen vist ovenfor (i TINA kan du bla ned der), kalles DA-modulen og signalet jevnes ut av en enkel opamp og et RC-filter ved hjelp av Verilog A-instruksjoner. Du kan også se definisjonen av kondensatoren i kodefragmentet ovenfor.

    X
    Velkommen til Designsoft
    Lar oss chatte hvis det er behov for hjelp med å finne riktig produkt eller trenger støtte.
    wpChatIcon