10. Konstrukcja wzmacniacza FET
CURRENT - 10. Konstrukcja wzmacniacza FET
POPRZEDNI 9. Analiza wzmacniacza FET
Konstrukcja wzmacniacza FET
Badamy teraz rozszerzenie analizy wzmacniacza FET przedstawione wcześniej w tym rozdziale na projektowanie wzmacniaczy FET. Spróbujemy zdefiniować niewiadome w problemie projektowym, a następnie opracować równania do rozwiązywania tych niewiadomych. Podobnie jak w większości układów elektronicznych, liczba równań będzie mniejsza niż liczba niewiadomych. Dodatkowe ograniczenia są ustalane w celu spełnienia pewnych ogólnych celów (np. Minimalne koszty, mniejsze zróżnicowanie w wydajności ze względu na zmiany parametrów).
10.1 Wzmacniacz CS
Procedura projektowania wzmacniacza CS została przedstawiona w tej sekcji. Zredukujemy JFET i projekt wzmacniacza wyczerpującego MOSFET do zorganizowanej procedury. Chociaż może się tak wydawać
zredukować projektowanie do bardzo rutynowego procesu, musisz przekonać się, że rozumiesz pochodzenie każdego kroku, ponieważ później może być wymaganych kilka zmian. Jeśli wszystko, co robisz, aby zaprojektować wzmacniacz CS, to bezmyślne „podłączenie” się do przedstawionych przez nas kroków, to nie widzisz sensu tej dyskusji. Jako inżynier starasz się robić rzeczy, które są nie rutyna. Zredukowanie teorii do zorganizowanego podejścia jest tym, co będziesz robić. Nie zastosujesz po prostu metod, które inni już dla Ciebie zrobili.
Wzmacniacze są zaprojektowane tak, aby spełniały wymagania dotyczące wzmocnienia, zakładając, że pożądane specyfikacje znajdują się w zakresie tranzystora. Zwykle określa się napięcie zasilania, rezystancję obciążenia, wzmocnienie napięcia i rezystancję wejściową (lub wzmocnienie prądu). Zadaniem projektanta jest dobór wartości oporu R1, R2, RD, RS. Patrz rysunek 40 podczas wykonywania kroków procedury. Ta procedura zakłada, że urządzenie zostało wybrane i że jego właściwości są znane.
Rysunek Wzmacniacz 40 JFET CS
Najpierw wybierz punkt Q w regionie nasycenia krzywych charakterystyki FET. Przykład zawiera krzywe na rysunku 40 (b). To identyfikuje VDSQ, VGSQ, IDQ.
Rozwiązujemy teraz dla dwóch rezystorów w pętli wyjściowej, RS i RD. Ponieważ istnieją dwie niewiadome, potrzebujemy dwóch niezależnych równań. Zaczynamy od napisania dc Równanie KVL wokół pętli dren-źródło,
(58)
Rozwiązanie dla sumy wydajności dwóch rezystorów
(59)
(60)
Opór, RD, jest jedynym nieznanym w tym równaniu. Rozwiązanie dla RD daje równanie kwadratowe zawierające dwa rozwiązania, jedno ujemne i jedno dodatnie. Jeśli pozytywne rozwiązanie spowoduje RD > K1, co oznacza negatywne RS, nowy punkt Q musi być wybrany (tj. zrestartuj projekt). Jeśli rozwiązanie pozytywne przyniesie RD < K1możemy kontynuować.
Skoro RD jest znany, rozwiązujemy dla RS za pomocą równania (59), równanie pętli drenaż-źródło.
(61)
Z RD i RS znane, musimy tylko znaleźć R1 i R2.
Zaczynamy od przepisania równania KVL dla pętli źródło-brama.
(62)
Napięcie, VGS, ma przeciwną biegunowość VDD. Tak więc termin IDQRS musi być większa niż VGSQ w wielkości. Inaczej, VGG będzie miał odwrotną polaryzację VDD, co nie jest możliwe zgodnie z równaniem (62).
Rozwiązujemy teraz dla R1 i R2 zakładając, że VGG znaleziono ma ta sama polaryzacja as VDD. Te wartości rezystorów są wybierane przez znalezienie wartości RG z równania prądu i wzmocnienia lub z rezystancji wejściowej. Rozwiązujemy dla R1 i R2.
(63)
Załóżmy teraz, że równanie (62) daje wynik VGG to ma naprzeciwko biegunowość of VDD. Nie można rozwiązać problemu R1 i R2. Praktycznym sposobem postępowania jest pozwolenie VGG = 0 V. Tak więc 
. Od VGG jest określone przez równanie (62), poprzednio obliczoną wartość RS teraz wymaga modyfikacji.
Rysunek 41 - wzmacniacz CS
Na rysunku 41, gdzie kondensator jest używany do ominięcia części RS, rozwijamy nową wartość RS w sposób następujący:
(64)
Wartość RNDC is RS1 + RS2 i wartość RWoreczek is RS1.
Teraz, gdy mamy nowy RNDC, musimy powtórzyć kilka wcześniejszych kroków w projekcie. Po raz kolejny ustalamy RD przy użyciu KVL dla pętli drenaż-źródło.
(65)
Problem projektowy staje się teraz problemem obliczania obu RS1 i RS2 zamiast znaleźć tylko jeden rezystor źródłowy.
Z nową wartością dla RD of K1 - RNDC, przechodzimy do wyrażenia wzmocnienia napięcia równania (60) za pomocą RWoreczek używane do tego ac równanie zamiast RS. Następujące dodatkowe kroki muszą zostać dodane do procedury projektowania:
Znaleźliśmy RWoreczek (co jest po prostu RS1) z równania wzmocnienia napięcia
(66)
RWoreczek jest jedynym nieznanym w tym równaniu. Rozwiązując to, znajdujemy
(67)
Załóżmy teraz RWoreczek jest dodatni, ale mniejszy niż RNDC. Jest to pożądany stan od tego czasu
(68)
Wtedy nasz projekt jest kompletny i
(69)
Załóżmy to RWoreczek okazało się być pozytywne, ale większy niż RNDC. Wzmacniacza nie można zaprojektować z wybranym napięciem i Q-point. Nowy punkt Q musi zostać wybrany. Jeśli wzmocnienie napięcia jest zbyt wysokie, może nie być możliwe wykonanie projektu z dowolnym punktem Q. Może być potrzebny inny tranzystor lub może być wymagane użycie dwóch oddzielnych stopni.
10.2 Wzmacniacz CD
Przedstawiamy teraz procedurę projektowania wzmacniacza CD JFET. Określane są następujące wielkości: wzmocnienie prądu, rezystancja obciążenia i VDD. Zamiast wzmocnienia prądowego można określić rezystancję wejściową. Zapoznaj się z obwodem na Rysunku 39 podczas studiowania poniższej procedury. Jeszcze raz przypominamy, że proces sprowadzania teorii do zestawu kroków jest ważną częścią tej dyskusji, a nie faktycznymi krokami.
Najpierw wybierz punkt Q w środku krzywych charakterystycznych FET za pomocą rysunku 20 („Rozdział 3: Łącznikowy tranzystor polowy (JFET)”). Ten krok określa VDSQ, VGSQ, IDQ i gm.
Możemy rozwiązać problem rezystora podłączonego do źródła, pisząc dc Równanie KVL wokół pętli dren-źródło.
(70)
z którego znajdujemy dc wartość RS,
(71)
Następnie znajdujemy ac wartość oporu, RWoreczek, z uporządkowanego równania wzmocnienia prądu, równanie (55).
(72)
gdzie RG = Rin. Jeśli rezystancja wejściowa nie jest określona, niech RWoreczek = RNDC i oblicz rezystancję wejściową z równania (72). Jeśli rezystancja wejściowa nie jest wystarczająco wysoka, może być konieczna zmiana położenia punktu Q.
If Rin jest określony, konieczne jest obliczenie RWoreczek z równania (72). W takich sprawach, RWoreczek jest inny niż RNDC, więc omijamy część RS z kondensatorem.
Zwracamy teraz uwagę na obwód polaryzacji wejścia. Ustalamy VGG używając równania,
(73)
Żadne odwrócenie fazy nie jest wytwarzane we wzmacniaczu FET podążającym za źródłem i VGG ma zwykle taką samą biegunowość jak napięcie zasilania.
Skoro VGG jest znany, określamy wartości R1 i R2 z ekwiwalentu Thevenina obwodu obwodowego
(74)
Zwykle jest wystarczający prąd spustowy w SF, aby uzyskać przeciwne napięcie polaryzacji potrzebne do wyrównania ujemnych napięć wymaganych przez bramkę JFET. W związku z tym można zastosować normalne odchylenie podziału napięcia.
Rysunek 44 - Wzmacniacz CD z pominięciem części RS
Powracamy teraz do problemu określenia rezystancji wejściowej. Możemy założyć, że ta część RS jest pomijany, jak na rysunku 44, co prowadzi do różnych wartości RWoreczek i RNDC. Używamy równania (71) do rozwiązania RNDC. Następnie pozwolimy RG równa określonej wartości Rini użyj równania (72) do rozwiązania RWoreczek.
Jeśli RWoreczek obliczone powyżej jest mniejsze niż RNDC, projekt jest realizowany przez pominięcie RS2 z kondensatorem. Zapamietaj to RWoreczek = RS1 i RNDC = RS1 + RS2. Jeśli z drugiej strony RWoreczek jest większy niż RNDC, punkt Q musi zostać przeniesiony w inne miejsce. Wybieramy mniejszy VDS powodując w ten sposób wzrost napięcia RS1 + RS2, Co czyni RNDC większy. Jeśli VDS nie można wystarczająco zredukować, aby dokonać RNDC większy niż RWoreczek, to wzmacniacz nie może być zaprojektowany z podanym wzmocnieniem prądowym, Rini typ FET. Jedna z tych trzech specyfikacji musi zostać zmieniona lub należy zastosować drugi stopień wzmacniacza, aby zapewnić wymagane wzmocnienie.
10.3 Wzmacniacz SF Bootstrap
Zbadamy teraz odmianę wzmacniacza CD znanego jako SF (lub CD) bootstrap FET wzmacniacz. Ten obwód jest szczególnym przypadkiem SF zwanym obwód bootstrap i jest zilustrowany na rysunku 45.
Tutaj odchylenie powstaje tylko na części rezystora źródłowego. Zmniejsza to zapotrzebowanie na obejście kondensatora w części rezystora źródłowego, a tym samym osiąga znacznie większą rezystancję wejściową niż zwykle można uzyskać. Taka konstrukcja pozwala nam wykorzystać zalety wysokiej impedancji tranzystora polowego FET bez użycia wysokiej wartości rezystora bramkowego, RG.
Równoważny obwód z rysunku 46 służy do oceny działania obwodu
Rysunek 45 - Obserwator źródła Bootstrap
Zakładamy to iin jest wystarczająco mały, aby przybliżyć prąd RS2 as i1. Stwierdzono, że napięcie wyjściowe jest
(75)
gdzie
(76)
Jeśli założenie o iin jest nieprawidłowy, jest zastępowany wyrażeniem
(77)
Równanie KVL przy wydajnościach wejściowych vin w sposób następujący:
(78)
Obecny, i1, znajduje się na podstawie relacji dzielącej prąd,
(79)
Łączenie wydajności równań (79) i (78),
(80)
Drugie równanie dla vin jest rozwijany wokół pętli RG i RS2 następująco.
(81)
Eliminujemy vin ustawiając równanie (80) równe równaniu (81) i rozwiązując dla iin do uzyskania
(82)
Rezystancja wejściowa, Rin = vin/iin, znajduje się przez podzielenie równania (81) przez równanie (82) z wynikiem,
(83)
RG jest jedynym nieznanym w tym równaniu, więc możemy rozwiązać, aby uzyskać,
(84)
Obecny zysk to
(85)
Możemy teraz użyć równań uzyskanych wcześniej wraz z obserwacją RS - RS2 = RS1 w celu rozwiązania obecnego wzmocnienia.
(86)
Wzmocnienie napięcia wynosi
(87)
Zauważ, że mianownik w równaniu (84) jest większy niż licznik, co pokazuje to RG <(Rin-RS2). Dowodzi to, że duża rezystancja wejściowa może być osiągnięta bez tego samego rzędu wielkości jak RG.
