3. Transistor de efeito de campo de junção (JFET)

Transistor de efeito de campo de junção (JFET)

O MOSFET tem uma série de vantagens sobre o transistor de efeito de campo de junção (JFET). Notavelmente, a resistência de entrada do MOSFET é maior que a do JFET. Por esse motivo, o MOSFET é selecionado em favor do JFET para a maioria das aplicações. No entanto, o JFET ainda é usado em situações limitadas, especialmente para aplicações analógicas.

Vimos que os MOSFETs de melhoria requerem uma voltagem de porta diferente de zero para formar um canal para a condução. Nenhuma corrente de portadora maior pode fluir entre a fonte e o dreno sem essa voltagem de porta aplicada. Em contraste, o JFET controla a condutância da corrente de portadora majoritária em um canal existente entre dois contatos ôhmicos. Isso é feito variando a capacitância equivalente do dispositivo.

Embora abordemos os JFETs sem usar os resultados derivados anteriormente para os MOSFETs, veremos muitas semelhanças na operação dos dois tipos de dispositivos. Essas semelhanças estão resumidas na Seção 6: “Comparação de MOSFET com JFET”.

Um esquema para a estrutura física do JFET é mostrado na Figura 13. Como o BJT, o JFET é um dispositivo de três terminais. Basicamente tem apenas um pn junção entre o portão eo canal em vez de dois como no BJT (embora pareça haver dois pn junções mostradas na Figura 13, estas são conectadas em paralelo, conectando os terminais de porta juntos. Eles podem, portanto, ser tratados como uma junção única).

A nO canal JFET, mostrado na Figura 14 (a), é construído usando uma tira de ntipo de material com dois pMateriais do tipo difundidos na tira, um de cada lado. o p-canal JFET tem uma tira de ptipo de material com dois ntipo-materiais difundidos na tira, como mostrado na Figura 13 (b). A figura 13 também mostra os símbolos do circuito.

Para obter informações sobre a operação do JFET, vamos conectar o n- canalize JFET para um circuito externo como mostrado na Figura 14 (a). Uma tensão de alimentação positiva, VDD, é aplicado ao dreno (isto é análogo ao VCC tensão de alimentação para um BJT) e a fonte é conectada ao comum (terra). Uma tensão de alimentação da porta, VGG, é aplicado ao portão (isso é análogo a VBB para o BJT).

Estrutura Física do JFET

Figura 13-Estrutura Física do JFET

VDD fornece uma tensão de fonte de drenagem, vDS, que causa uma corrente de dreno, iD, para fluir do dreno para a fonte. Como a junção do gate-source é polarizada inversamente, resulta uma corrente de gate zero. A corrente de dreno, iD, que é igual à fonte de corrente, existe no canal cercado pelo pportão do tipo. A tensão da porta à fonte, vGS, que é igual a, cria um Região de depleção no canal que reduz a largura do canal. Isso, por sua vez, aumenta a resistência entre o dreno e a fonte.

canal JFET

Figura 14 - JFET de canal n conectado a circuitos externos

Consideramos a operação do JFET com vGS = 0, conforme mostrado na Figura 14 (b). A corrente de dreno, iD, Através da nO canal do dreno para a fonte provoca uma queda de tensão ao longo do canal, com o maior potencial na junção do portão de drenagem. Esta tensão positiva na junção da porta de drenagem polariza pn junção e produz uma região de depleção, como mostrado pela área sombreada escura na Figura 14 (b). Quando nós aumentamos vDS, a corrente de dreno, iD, também aumenta, como mostrado na Figura 15.

Essa ação resulta em uma região de depleção maior e uma maior resistência do canal entre o dreno e a fonte. Como vDS aumenta ainda mais, chega-se a um ponto em que a região de depleção corta todo o canal na borda de drenagem e a corrente de dreno atinge seu ponto de saturação. Se aumentarmos vDS além deste ponto, iD permanece relativamente constante. O valor da corrente de drenagem saturada com VGS = 0 é um parâmetro importante. É o corrente de saturação da fonte de drenagem, IDSS. Nós achamos que fosse KVT2 para o modo de depleção MOSFET. Como pode ser visto na Figura 15, aumentando vDS além deste chamado canal beliscar ponto (-VP, IDSS) provoca um ligeiro aumento no iD, e as iD-vDS curva característica torna-se quase plana (ie, iD permanece relativamente constante vDS aumenta ainda mais). Lembre-se de que VT (agora designado VP) é negativo para um ndispositivo de canal. A operação além do ponto de pinçamento (na região de saturação) é obtida quando a tensão de dreno, VDS, é melhor que -VP (veja a figura 15). Como exemplo, digamos VP = -4V, isso significa que a tensão de dreno, vDS, deve ser maior ou igual a - (- 4V) para que o JFET permaneça na região de saturação (operação normal).

Esta descrição indica que o JFET é um dispositivo do tipo de depleção. Esperamos que suas características sejam semelhantes às dos MOSFETs de depleção. No entanto, há uma exceção importante: Embora seja possível operar um MOSFET do tipo de depleção no modo de aprimoramento (aplicando vGS se o dispositivo for n-canal) isso não é prático no dispositivo do tipo JFET. Na prática, o máximo vGS está limitada a aproximadamente 0.3V desde que o pn-junção permanece essencialmente cortada com esta pequena voltagem para a frente.

Figura 15 –– iD contra vDS característica para n-canal JFET (VGS = 0V)

Variação de Voltagem Gate-To-Source 3.1 JFET

Na seção anterior, desenvolvemos o iD-vDS curva característica com VGS = 0. Nesta seção, consideramos a completa iD-vDS características para vários valores de vGS. Note que no caso do BJT, as curvas características (iC-vCE) elas iB como o parâmetro. O FET é um dispositivo controlado por tensão em que vGS faz o controle. Figura 16 mostra o iD-vDS curvas características para ambos n-canal e p-canal JFET.

Figura 16-iD-vDS curvas características para JFET

Conforme aumenta  (vGS é mais negativo para um n-canal e mais positivo para um p-canal) a região de depleção é formada e a pinça é obtida para valores mais baixos de iD. Daí para o n-canal JFET da Figura 16 (a), o valor máximo iD reduz de IDSS as vGS torna-se mais negativo. E se vGS diminui ainda mais (mais negativo), um valor de vGS é alcançado após o qual iD será zero, independentemente do valor de vDS. Este valor de vGS é chamado VGS (OFF)ou tensão de pinça (Vp). O valor de Vp é negativo para um n-canal JFET e positivo para um p-canal JFET. Vp pode ser comparado a VT para o modo de depleção MOSFET.

Características de Transferência 3.2 JFET

A característica de transferência é um gráfico da corrente de dreno, iD, em função da tensão de dreno-fonte, vDS, com vGS igual a um conjunto de tensões constantes (vGS = -3V, -2, -1V, 0V na figura 16 (a)). A característica de transferência é quase independente do valor de vDS desde depois que o JFET atinge o pinch-off, iD permanece relativamente constante para valores crescentes de vDS. Isto pode ser visto a partir do iD-vDS curvas da Figura 16, onde cada curva se torna aproximadamente plana para valores de vDS>Vp.

Na Figura 17, mostramos as características de transferência e iD-vDS características para um n-canal JFET. Nós traçamos estes com um comum iD eixo para mostrar como obter um do outro. As características de transferência podem ser obtidas de uma extensão do iD-vDS curvas como mostrado pelas linhas tracejadas na Figura 17. O método mais útil de determinar a característica de transferência na região de saturação é com a seguinte relação (a equação de Shockley):


(16)

Portanto, precisamos apenas saber IDSS e Vp para determinar toda a característica. As folhas de dados dos fabricantes geralmente fornecem esses dois parâmetros, de modo que a característica de transferência pode ser construída. Vp na folha de especificações do fabricante é mostrado como VGS (OFF). Observe que iD satura, (ou seja, torna-se constante) conforme vDS excede a tensão necessária para o canal se separar. Isso pode ser expresso como uma equação para vDS, sentou para cada curva, como segue:


(17)

As vGS torna-se mais negativo, o pinch-off ocorre em valores mais baixos vDS e a corrente de saturação fica menor. A região útil para operação linear está acima do beliscão e abaixo da tensão de ruptura. Nessa região, iD está saturado e seu valor depende vGS, de acordo com a Equação (16) ou a característica de transferência.

Figura 17 - curvas de características de transferência JFET

A transferência e iD-vDS curvas características para o JFET, que são mostradas na Figura 17, diferem das curvas correspondentes para um BJT. As curvas BJT podem ser representadas como espaçadas uniformemente para passos uniformes na corrente de base, devido à relação linear entre iC e iB. O JFET e o MOSFET não possuem corrente análoga à corrente de base porque as correntes do gate são zero. Portanto, somos forçados a mostrar a família das curvas iD vs vDSe os relacionamentos são muito não-lineares.

A segunda diferença diz respeito ao tamanho e forma da região ôhmica das curvas características. Lembre-se de que, ao usar os BJTs, evitamos a operação não linear, evitando a redução de 5% dos valores de vCE (isto é, o região de saturação). Vemos que a largura da região ôhmica do JFET é uma função da voltagem da porta à fonte. A região ôhmica é bastante linear até que o joelho esteja próximo de se soltar. Esta região é chamada de região ôhmica porque quando o transistor é usado nesta região, ele se comporta como um resistor ôhmico cujo valor é determinado pelo valor de vGS. À medida que a magnitude da tensão porta-fonte diminui, a largura da região ôhmica aumenta. Também observamos na Figura 17 que a tensão de ruptura é uma função da tensão porta-fonte. Na verdade, para obter uma amplificação de sinal razoavelmente linear, devemos utilizar apenas um segmento relativamente pequeno dessas curvas - a área de operação linear está na região ativa.

As vDS aumenta de zero, um ponto de quebra ocorre em cada curva além do qual a corrente de dreno aumenta muito pouco vDS continua a aumentar. Nesse valor de tensão de dreno-para-fonte, ocorre a pinça. Os valores da pinça são marcados na Figura 17 e são conectados com uma curva tracejada que separa a região ôhmica da região ativa. Como vDS continua a aumentar além da pinça, um ponto é alcançado onde a tensão entre o dreno ea fonte se torna tão grande que avalanche breakdown ocorre. (Esse fenômeno também ocorre em diodos e em BJTs). No ponto de ruptura, iD aumenta acentuadamente com um aumento insignificante vDS. Essa falha ocorre no final do dreno da junção do canal de gate. Assim, quando a tensão do portão de drenagem, vDGexcede a tensão de ruptura (BVGDS para o pn junção), ocorre uma avalanche vGS = 0 V]. Neste ponto, o iD-vDS característica exibe a forma peculiar mostrada na parte direita da Figura 17.

A região entre a tensão de pinçamento e a avalanche é chamada de região ativa, região de operação do amplificador, região de saturaçãoou região de beliscão. A região ôhmica (antes da pinça) é geralmente chamada de região tríodo, mas às vezes é chamado de região controlada por tensão. O JFET é operado na região ôhmica quando um resistor variável é desejado e em aplicações de comutação.

A tensão de ruptura é uma função de vGS bem como vDS. Como a magnitude da tensão entre o portão e a fonte é aumentada (mais negativa para n-canal e mais positivo para p-canal), a tensão de ruptura diminui (veja a Figura 17). Com vGS = Vp, a corrente de dreno é zero (exceto por uma pequena corrente de fuga), e com vGS = 0, a corrente de drenagem satura a um valor,


(18)

IDSS é o corrente de drenagem de saturação para fonte.

Entre pinça e avaria, a corrente de dreno é saturada e não muda sensivelmente em função de vDS. Depois que o JFET passa o ponto de operação de pinçamento, o valor de iD pode ser obtido a partir das curvas características ou da equação


(19)

Uma versão mais precisa desta equação (levando em conta a ligeira inclinação das curvas características) é a seguinte:


(20)

λ é análogo ao λ para MOSFETs e para 1 /VA para BJTs. Desde a λ é pequeno, assumimos que  . Isso justifica a omissão do segundo fator na equação e o uso da aproximação para polarização e análise de grande sinal.

A corrente de saturação de dreno para a fonte, IDSS, é uma função da temperatura. Os efeitos da temperatura sobre Vp não são grandes. Contudo, IDSS diminui à medida que a temperatura aumenta, sendo a diminuição tanto quanto 25% para um 100o aumento de temperatura. Mesmo maiores variações ocorrem em Vp e IDSS devido a pequenas variações no processo de fabricação. Isto pode ser visto visualizando o Apêndice para o 2N3822 onde o máximo IDSS é 10 mA e o mínimo é 2 mA.

As correntes e tensões nesta seção são apresentadas para uma n-canal JFET. Os valores para um p-channel JFET são o inverso daqueles dados para o n-canal.

Modelo de CA de sinal pequeno 3.3 JFET

Um modelo de pequeno sinal JFET pode ser derivado seguindo os mesmos procedimentos usados ​​para o MOSFET. O modelo é baseado no relacionamento da Equação (20). Se considerarmos apenas o ac componente das tensões e correntes, temos


(21)

Os parâmetros da Equação (21) são dados pelas derivadas parciais,


(22)

O modelo resultante é mostrado na Figura 18. Observe que o modelo é idêntico ao modelo MOSFET derivado anteriormente, exceto que os valores de gm e ro são calculados usando diferentes fórmulas. Na verdade, as fórmulas são idênticas se Vp é substituído por VT.

Figura 18 - Modelo JFET ac de pequeno sinal

Para projetar um amplificador JFET, o ponto Q para o dc a corrente de polarização pode ser determinada graficamente, ou usando a análise de circuito assumindo o modo de pinçamento do transistor. o dc corrente de polarização no ponto Q deve situar-se entre 30% e 70% do IDSS. Isso localiza o ponto Q na região mais linear das curvas características.

O relacionamento entre iD e vGS pode ser plotado em um gráfico adimensional (ou seja, uma curva normalizada) como mostrado na Figura 20.

O eixo vertical deste gráfico é iD/IDSS e o eixo horizontal é vGS/Vp. A inclinação da curva é gm.

Um procedimento razoável para localizar o valor quiescente próximo ao centro da região de operação linear é selecionar e. Observe na Figura 6.20 que isso está próximo ao ponto médio da curva. Em seguida, selecionamos. Isso dá uma ampla gama de valores para vds que mantêm o transistor no modo pinch-off.

Figura 20 -iD/IDSS contra vGS/Vp

Podemos encontrar a transcondutância no ponto Q a partir da inclinação da curva da Figura 20 ou usando a Equação (22). Se usarmos este procedimento, o parâmetro de transcondutância é dado por


(23)

Lembre-se que esse valor de gm depende da suposição de que ID está definido a metade IDSS e VGS . 0.3Vp. Esses valores geralmente representam um bom ponto de partida para definir os valores quiescentes do JFET.