HDL Debugger: depanarea codurilor VHDL și Verilog

HDL Debugger: depanarea codurilor VHDL și Verilog

Depistarea programelor HDL este deosebit de dificilă din cauza proceselor concurente în aceste limbi.

O caracteristică excelentă în TINA este faptul că depanatorul HDL este acum integrat.

Poti:
  • Executați instrucțiunile VHDL și Verilog cod-de-declarație (pas)
  • Executați subprogramele ca o singură instrucțiune (Step Over)
  • Adăugați puncte de întrerupere (Toggle Breakpoint), care rulează continuu (Start) și se oprește la punctele de întrerupere.
  • Plasați variabile, semnale și alte obiecte în fila Ceasuri și vedeți valoarea acestora în timpul depanării.
  • Vedeți toate punctele de blocare și obiectele din secțiunea Breakpoints and Locals din partea de jos a ferestrei de depanare HDL.
HDL Debugger, imagine 1