HDL Debugger: отладка VHDL и Verilog кодов

HDL Debugger: отладка VHDL и Verilog кодов

Отладка HDL-программ особенно трудна из-за параллельных процессов на этих языках.

Отличной особенностью TINA является то, что отладчик HDL теперь интегрирован.

Вы можете:
  • Выполнить VHDL и Verilog коды за заявлением (шаг)
  • Выполнять подпрограммы как один оператор (Step Over)
  • Добавьте точки останова (Toggle Breakpoint), работающие непрерывно (Start) и останавливающиеся в точках останова.
  • Поместите переменные, сигналы и другие объекты на вкладку Watches и посмотрите их значение во время отладки.
  • Просмотрите все точки останова и объекты на вкладках «Точки останова» и «Местные жители» в нижней части окна отладчика HDL.
HDL отладчик, изображение 1