Verilog A in AMS simulacija
Verilog A in AMS simulacija
Jump to TINA Main Page & General Information
Danes je najbolj razširjen jezik za opis elektronike in modelov naprav Spice netlist format (1973). Vendar pa Spice Netlisti so pogosto težko berljivi in razumljivi, manjka pa veliko funkcionalnosti programskih jezikov, ki bi jih inženirji potrebovali pri izdelavi modelov in simulacij.
Razmeroma nov jezik Verilog-A (1995) ponuja alternativno metodo s sintakso, ki jo je mogoče enostavno prebrati v slogu programskega jezika C. Tako je Verilog-A primeren naslednik SPICE netlists za opis topologij vezja.
Še bolj izpopolnjen način opisovanja elektronskega vezja, ki vsebuje analogne in digitalne komponente, je jezik Verilog-AMS. Kot smo že opazili, je Verilog-AMS izpeljan iz povsem digitalnega Veriloga, razširjenega s čisto analognim Verilogom A in vmesnikom za povezavo analognega in digitalnega dela.
Večina knjižnic naprave TINA je v Spice format netlist. Vendar lahko že ustvarite in uvozite modele ter postavite makre TINA v format Verilog-A in Verilog-AMS. Več jezikovnih primerov, modelov naprav in vezij najdete v Primeri\HDL\Verilog-A in Primeri\HDL\Verilog-AMS mape TINA.
Primer Verilog-AMS:
Naslednje vezje vsebuje makro digitalni analogni pretvornik (DAC) s serijskim perifernim vmesnikom (SPI) in makro za preskusno napravo, ki generira digitalni signal SPI. Zanimivo je, da je testna stojnica na levi strani napisana v VHDL-u, kar je primer mešanja različnih HDL-jev, tukaj pa se bomo osredotočili na makro Verilog AMS na desni. To vezje (DAC VAMS.TSC) je vključeno v mapo EXAMPLESVerilog AMS TINA.
V TINA-ju lahko vidite kodo Verilog AMS modela DAC, če dvokliknete makro DAC in pritisnete gumb Enter Macro.
Del kode je prikazan spodaj:
Ne bomo se lotili podrobne analize kodeksa. Želimo samo pokazati, da v prvem delu, ki je prikazan zgoraj, modul DA Verilog pretvori serijski signal v analogni signal (VOUTA).
Na koncu zgoraj prikazanega makra (v TINA se lahko tam pomaknete navzdol) se prikliče modul DA in signal zgladi preprost operacijski ojačevalnik in RC filter z uporabo navodil Verilog A. Ogledate si lahko tudi definicijo kondenzatorja v zgornjem fragmentu kode.