10. Konstrukcija FET ojačevalnika
TOK - 10. Zasnova ojačevalnika FET
PREJŠNJA-9. Analiza FET ojačevalnika
Konstrukcija FET ojačevalnika
Zdaj raziskujemo razširitev analize ojačevalnika FET, ki smo jo predstavili v tem poglavju, na oblikovanje FET ojačevalnikov. Poskušali bomo opredeliti neznanke v oblikovalskem problemu in nato razviti enačbe za reševanje teh neznank. Tako kot pri večini načrtov elektronike bo število enačb manjše od števila neznanih. Dodatne omejitve so določene za izpolnitev nekaterih splošnih ciljev (npr. Najnižji stroški, manjše razlike v zmogljivosti zaradi sprememb parametrov).
10.1 CS ojačevalnik
Postopek načrtovanja CS ojačevalnika je predstavljen v tem poglavju. Mi bomo zmanjšali JFET in osiromašeni MOSFET ojačevalnik design na organiziran postopek. Čeprav se to morda zdi
Če načrt zmanjšate na zelo rutinski postopek, se morate prepričati, da razumete izvor vsakega koraka, saj bo pozneje morda treba več različic. Če vse, kar želite narediti za načrtovanje ojačevalnika CS, je, da se nepremišljeno "vključite" v korake, ki jih predstavljamo, pogrešate celotno točko te razprave. Kot inženir iščete stvari, ki so ne rutinsko. Zmanjševanje teorije na organiziran pristop je tisto, kar boste počeli. Ne boste preprosto uporabili pristopov, ki so jih drugi že naredili za vas.
Ojačevalniki so zasnovani tako, da izpolnjujejo zahteve glede ojačenja, če so želene specifikacije v območju tranzistorja. Običajno so določeni napajalna napetost, odpornost na obremenitev, napetost in vhodni upor (ali tok). Naloga oblikovalca je, da izbere vrednosti upora R1, R2, RDin RS. Glejte sliko 40, ko sledite korakom v postopku. Ta postopek predpostavlja, da je bila izbrana naprava in da so njene značilnosti znane.
Slika 40 JFET CS ojačevalnik
Najprej izberite točko Q v območju zasičenosti karakterističnih krivulj FET. Za primer si oglejte krivulje na sliki 40 (b). To določa VDSQ, VGSQin IDQ.
Zdaj rešimo dva upora v izhodni zanki, RS in RD. Ker obstajata dve neznanci, potrebujemo dve neodvisni enačbi. Začnemo s pisanjem dc KVL enačba okoli zanke za odtočni vir,
(58)
Reševanje za vsoto dveh uporovnih donosov
(59)
(60)
Odpornost, RD, je edina neznana v tej enačbi. Reševanje za RD rezultat je kvadratna enačba z dvema rešitvama, eno negativno in eno pozitivno. Če je pozitivna rešitev rezultat RD > K1, kar pomeni negativno RS, treba je izbrati novo točko Q (tj. ponovno zagnati načrtovanje). Če pride do pozitivne raztopine RD < K1, lahko nadaljujemo.
Zdaj, ko RD je znano, rešujemo RS z uporabo enačbe (59), enačbe zanke od odvoda do vira.
(61)
z RD in RS znano, samo najti R1 in R2.
Začnemo s ponovnim zapisovanjem enačbe KVL za zanko gate-source.
(62)
Napetost, VGS, od nasprotne polarnosti VDD. Tako izraz IDQRS mora biti večja od VGSQ v obsegu. V nasprotnem primeru, VGG bo imela nasprotno polarnost VDD, kar ni mogoče v skladu z enačbo (62).
Zdaj rešujemo za R1 in R2 ob predpostavki, da VGG najdeno je enaka polarnost as VDD. Te vrednosti upora so izbrane z iskanjem vrednosti RG iz enačbe za pridobivanje toka ali iz vhodnega upora. Rešujemo za R1 in R2.
(63)
Recimo, da rezultat enačbe (62) pomeni a VGG ki ima nasprotno polarnost of VDD. Ni ga mogoče rešiti R1 in R2. Praktičen način za nadaljevanje je prepustiti VGG = 0 V. Tako, 
. Od leta VGG je določena z enačbo (62), predhodno izračunano vrednostjo RS zdaj je treba spremeniti.
Slika 41 - CS ojačevalnik
Na sliki 41, kjer se uporablja kondenzator za obhod dela RS, razvijamo novo vrednost RS kot sledi:
(64)
Vrednost RSdc is RS1 + RS2 in vrednost. \ t RSac is RS1.
Zdaj, ko imamo novo RSdc, moramo ponoviti več prejšnjih korakov pri načrtovanju. Še enkrat določimo RD z uporabo KVL za zanko odtoka v vir.
(65)
Problematika oblikovanja zdaj postane ena od možnosti za izračun obeh RS1 in RS2 namesto, da bi našli le en vir upora.
Z novo vrednostjo za RD of K1 - RSdc, gremo na napetostno dobljeno izraz Equation (60) z RSac uporablja za to ac enačbe in ne RS. Naslednjim dodatnim korakom je treba dodati postopek oblikovanja:
Najdemo RSac (kar je preprosto RS1) iz enačbe ojačanja napetosti
(66)
RSac je edina neznana v tej enačbi. Reševanje za to najdemo
(67)
Recimo, da to zdaj RSac je pozitivno, vendar manj kot RSdc. Od takrat je to zaželeno stanje
(68)
Potem je naša zasnova popolna in
(69)
Recimo, da RSac je pozitivno, vendar več kot RSdc. Ojačevalnika ni mogoče načrtovati z napetostnim dobitkom in Q-točko, kot je izbrano. Izbrati je treba novo točko Q. Če je napetost previsoka, morda ne bo mogoče vplivati na obliko s katerokoli točko Q. Morda bo potreben drugačen tranzistor ali pa bo morda potrebna uporaba dveh ločenih stopenj.
10.2 CD ojačevalnik
Predstavljamo postopek načrtovanja za ojačevalnik CD JFET. Navedene so naslednje količine: dobitek toka, upornost obremenitve in VDD. Namesto trenutnega ojačenja se lahko določi vhodna upornost. Med proučevanjem naslednjega postopka glejte vezje na sliki 39. Še enkrat vas opozarjamo, da je postopek raztegovanja teorije na niz korakov pomemben del te razprave - in ne dejanski koraki.
Najprej s pomočjo slike 20 izberite točko Q v središču karakterističnih krivulj FET ("Poglavje 3: Spojni poljski tranzistor (JFET)"). Ta korak določa VDSQ, VGSQ, IDQ in gm.
Za upor, ki je povezan z virom, lahko rešimo s pisanjem dc KVL enačba okoli zanke za odtok v vir.
(70)
iz katere najdemo dc vrednost RS,
(71)
Naslednje najdemo ac vrednost odpornosti, RSac, iz preurejene enačbe dobička, Equation (55).
(72)
Kje RG = Rin. Če vhodni upor ni določen, pustite RSac = RSdc in izračunamo vhodni upor iz enačbe (72). Če vhodni upor ni dovolj visok, bo morda treba spremeniti lokacijo Q-točke.
If Rin je določeno, je treba izračunati RSac iz enačbe (72). V takšnih primerih, RSac se razlikuje od RSdc, tako da obidemo del RS s kondenzatorjem.
Zdaj pa usmerimo našo pozornost na vhodno pristransko vezje. Ugotavljamo VGG z uporabo enačbe,
(73)
V izhodnem sledilnem FET ojačevalniku in VGG je običajno enaka polarnosti kot napajalna napetost.
Zdaj, ko VGG je znano, določimo vrednosti R1 in R2 iz Theveninovega ekvivalenta veznega vezja
(74)
V SF je običajno dovolj odvodnega toka, da razvije napetost nasprotne polarnosti, ki je potrebna za izravnavo negativnih napetosti, ki jih zahteva vrata JFET. Zato je mogoče uporabiti normalno premikanje napetosti.
Slika 44 - CD ojačevalnik z delom RS obhodom
Zdaj se vrnemo k problemu določitve vhodnega upora. Ta del lahko predpostavimo RS kot je prikazano na sliki 44, kar vodi do različnih vrednosti RSac in RSdc. Uporabljamo Equation (71) za reševanje RSdc. Naprej, pustimo RG enaka določeni vrednosti Rinin uporabite Equation (72) za reševanje RSac.
Če RSac izračunana zgoraj, je manjša od RSdc, je zasnova dosežena z obidom RS2 s kondenzatorjem. Zapomni si to RSac = RS1 in RSdc = RS1 + RS2. Če pa na drugi strani, RSac je večja od RSdc, točko Q morate premakniti na drugo mesto. Izberemo manjšo VDS s tem povzroči padec napetosti RS1 + RS2, Zaradi česar RSdc večje. Če VDS ne morejo biti dovolj zmanjšani, da bi lahko \ t RSdc večji od RSac, potem ojačevalnika ni mogoče načrtovati z danim trenutnim ojačanjem, Rinin tip FET. Eno od teh treh specifikacij je treba spremeniti ali pa uporabiti drugo ojačevalno stopnjo, da se zagotovi zahtevani dobiček.
10.3 Ojačevalnik SF Bootstrap
Zdaj preučimo različico CD ojačevalnika, znanega kot SF (ali CD) bootstrap FET ojačevalnik. To vezje je poseben primer SF imenovanega zagonsko vezje in je prikazan na sliki 45.
Tukaj je pristranskost razvita samo na delu izvornega upora. To zmanjšuje potrebo po obvodu kondenzatorja preko dela upornega vira in tako doseže veliko večji vhodni upor, kot je običajno mogoče doseči. Ta zasnova nam omogoča, da izkoristimo prednosti impedančnih karakteristik FET brez uporabe visoke vrednosti upornosti vrat, RG.
Za ovrednotenje delovanja vezja se uporablja ekvivalentno vezje na sliki 46
Slika 45 - Bootstrap vir sledilec
To predpostavljamo iin je dovolj majhen, da približuje tok v RS2 as i1. Nato se ugotovi, da je izhodna napetost
(75)
Kje
(76)
Če predpostavka o iin ni veljaven, ga nadomesti izraz
(77)
KVL enačba pri vhodnih donosih vin kot sledi:
(78)
Trenutno, i1, je ugotovljeno iz razmerja trenutnega delilnika,
(79)
Združevanje rezultatov (79) in (78),
(80)
Druga enačba za vin se razvija okoli zanke skozi RG in RS2 kot sledi.
(81)
Odstranimo vin z nastavitvijo enačbe (80) enako enačbi (81) in rešitvi za iin pridobiti
(82)
Vhodni upor, Rin = vin/iin, najdemo z delitvijo enačbe (81) z enačbo (82) z rezultatom,
(83)
RG je edina neznana v tej enačbi, zato jo lahko rešimo,
(84)
Trenutni dobitek je
(85)
Zdaj lahko uporabimo enačbe, izpeljane prej, skupaj z opažanjem RS - RS2 = RS1 za reševanje trenutnega dobička.
(86)
Dobitek napetosti je
(87)
Upoštevajte, da je imenovalec v enačbi (84) večji od števca, kar kaže na to RG <(Rin-RS2). To dokazuje, da je mogoče doseči velik vhodni upor, ne da bi imeli enak vrstni red kot RG.
