10. FET përforcues - TINA dhe TINACloud

FET përforcues

Ne tani shqyrtojmë shtrirjen e analizës së amplifikatorit FET të prezantuar më parë në këtë kapitull për hartimin e amplifikatorëve FET. Ne do të përpiqemi të përcaktojmë të panjohurën në problemin e dizajnit dhe pastaj të zhvillojmë ekuacionet për zgjidhjen e këtyre panjohurave. Si në shumicën e projekteve elektronike, numri i ekuacioneve do të jetë më i vogël se numri i panjohur. Kufizimet shtesë krijohen për të përmbushur disa objektiva të përgjithshme (p.sh., kosto minimale, më pak ndryshime në performancë për shkak të ndryshimeve të parametrave).

10.1 Përforcuesi CS

Procedura e projektimit e një amplifikuesi CS është paraqitur në këtë seksion. Ne do të reduktojmë JFET dhe zhveshjen e dizajnit të amplifikatorit MOSFET në një procedurë të organizuar. Ndërsa kjo mund të duket

zvogëloni modelin në një proces shumë rutinë, duhet ta bindni veten se e kuptoni origjinën e secilit hap pasi më pas mund të kërkohen disa variacione. Nëse gjithçka që bëni për të hartuar një amplifikator CS është të "futeni" pa mend në hapat që paraqesim, ju po humbisni gjithë çështjen e këtij diskutimi. Si inxhinier, ju po kërkoni të bëni gjëra që janë nuk rutinë. Reduktimi i teorisë në një qasje të organizuar është ajo që ju do të bëni. Ju thjesht nuk do të zbatoni qasjet që të tjerët kanë bërë tashmë për ju.

Përforcuesit janë krijuar për të përmbushur kërkesat e fitimit duke supozuar se specifikimet e dëshiruara janë brenda rrezes së tranzitorit. Tensioni i furnizimit, rezistenca e ngarkesës, fitimi i tensionit dhe rezistenca e hyrjes (ose fitimi i rrymës) zakonisht specifikohen. Detyra e krijuesit është të zgjedhë vlerat e rezistencës R₁, R₂, R_Ddhe R_S. Referojuni figurës 40 ndërsa ndjek hapat në procedurë. Kjo procedurë supozon që një pajisje është përzgjedhur dhe se karakteristikat e tij janë të njohura.

Figura 40 JFET CS përforcues

Së pari, zgjidhni një pikë Q në rajonin e saturimit të kthesave karakteristike FET. Referojuni kthesave të figurës 40 (b) për një shembull. Kjo identifikon V_DSQ, V_GSQdhe I_DQ.

Ne tani zgjidhim për dy resistors në lak prodhimit, R_S R_D. Meqenëse ekzistojnë dy të panjohura, ne kërkojmë dy ekuacione të pavarura. Ne fillojmë duke shkruar dc Ekuacioni KVL rreth lakit të kullimit-burim,

(58)

Zgjidhja për shumën e dy rezistencave jep

(59)

(60)

Rezistenca, R_D, është i panjohur i vetëm në këtë ekuacion. Zgjidhja për R_D rezulton në një ekuacion kuadratik që ka dy zgjidhje, një negative dhe një pozitive. Nëse vjen rezultati pozitiv R_D > K₁, duke nënkuptuar kështu një negative R_S, duhet të zgjidhet një pikë e re Q (dmth. rifillimi i dizajnit). Nëse jep zgjidhje pozitive R_D < K₁, ne mund të vazhdojmë.

tani që R_D dihet, zgjidhim R_S duke përdorur Ekuacioni (59), ekuacioni ikonë e kullimit në burim.

(61)

me R_D R_S i njohur, ne kemi nevojë vetëm për të gjetur R₁ R₂.

Fillojmë duke rishkruar ekuacionin KVL për loopin e portës-burim.

(62)

Tensioni, V_GS, është me polaritet të kundërt nga V_DD. Kështu termi I_DQR_S duhet të jetë më i madh se V_GSQ në madhësi. përndryshe, V_GG do të ketë polaritetin e kundërt nga V_DD, e cila nuk është e mundur sipas Ekuacionit (62).

Tani zgjidhim R₁ R₂ duke supozuar se V_GG gjetur ka nje polaritet i njejte as V_DD. Këto vlera të rezistencës zgjidhen duke gjetur vlerën e R_G nga ekuacioni i fitimit aktual ose nga rezistenca e hyrjes. Ne zgjidhim për R₁ R₂.

(63)

Supozoni tani që Ekuacioni (62) rezulton në një V_GG që ka polarizimit të kundërt of V_DD. Nuk është e mundur të zgjidhet R₁ R₂. Mënyra praktike për të vazhduar është të le V_GG = 0 V. Kështu, . që nga V_GG është specifikuar nga Ekuacioni (62), vlera e llogaritur më parë e R_S tani duhet të modifikohet.

Figura 41 - përforcues CS

Në figurën 41, ku një kondensator është përdorur për të anashkaluar një pjesë të R_S, ne zhvillojmë vlerën e re të R_S si vijon:

(64)

Vlera e R_SDC is R_S1 + R_S2 dhe vlera e R_Harar is R_S1.

Tani që kemi një të re R_SDC, ne duhet të përsërisim disa hapa më herët në dizajn. Ne edhe një herë e përcaktojmë R_D duke përdorur KVL për loop-drain-to-source.

(65)

Problemi i projektimit tani bëhet një nga llogaritjet e të dyjave R_S1 R_S2 në vend që të gjejnë vetëm një rezistencë burimi.

Me një vlerë të re për R_D of K₁ - R_SDC, shkojmë tek shprehja e fitimit të tensionit të Ekuacionit (60) me R_Harar përdoret për këtë ac ekuacion se sa R_S. Hapa shtesë shtesë duhet t'i shtohen procedurës së dizajnimit:

Ne gjejme R_Harar (që është thjesht R_S1) nga ekuacioni i fitimit të tensionit

(66)

R_Harar është i panjohur i vetëm në këtë ekuacion. Zgjidhja për këtë, ne gjejmë

(67)

Supozoni tani se R_Harar është gjetur të jetë pozitiv, por më pak se R_SDC. Ky është kushti i dëshirueshëm që prej asaj kohe

(68)

Pastaj dizajni ynë është i plotë dhe

(69)

Supozoni se R_Harar është gjetur të jetë pozitiv por madhe se R_SDC. Përforcuesi nuk mund të dizajnohet me shtimin e tensionit dhe pikën Q të zgjedhur. Duhet të zgjidhet një pikë e re Q. Nëse fitimi i tensionit është shumë i lartë, mund të mos jetë e mundur të bëhet dizajni me ndonjë pikë Q. Mund të nevojitet një tranzistor i ndryshëm ose mund të kërkohet përdorimi i dy fazave të veçanta.

10.2 Përforcuesi i CD-së

Ne tani paraqesim procedurën e projektimit për amplifikatorin CD JFET. Janë specifikuar sasitë e mëposhtme: fitimi aktual, rezistenca e ngarkesës dhe V_DD. Rezistenca e hyrjes mund të specifikohet në vend të përfitimit aktual. Referojuni qarkut të Figurës 39 ndërsa studioni procedurën e mëposhtme. Edhe një herë, ju kujtojmë se procesi i reduktimit të teorisë në një grup hapash është pjesa e rëndësishme e këtij diskutimi - jo hapat aktualë.

Së pari zgjidhni një pikë Q në qendër të lakoreve karakteristike të FET me ndihmën e Figurës 20 ("Kapitulli 3: Transistori me efekt fushor kryqëzimi (JFET)"). Ky hap përcakton V_DSQ, V_GSQ, I_DQ g_m.

Ne mund të zgjidhim për rezistencën e lidhur me burimin duke shkruar dc Ekuacioni KVL rreth lakit të kullimit-burim.

(70)

nga e cila ne gjejmë dc vlera e R_S,

(71)

Ne tjetër gjejmë ac vlera e rezistencës, R_Harar, nga ekuacioni i fitimit aktual të riorganizuar, Ekuacioni (55).

(72)

ku R_G = R_in_.Nëse rezistenca e hyrjes nuk është e specifikuar, le R_Harar = R_SDC dhe llogarisni rezistencën e hyrjes nga Ekuacioni (72). Nëse rezistenca e hyrjes nuk është mjaft e lartë, mund të jetë e nevojshme të ndryshohet vendndodhja e Q-pikë.

If R_in është e specifikuar, është e nevojshme të llogaritet R_Harar nga Ekuacioni (72). Në raste të tilla, R_Harar është ndryshe nga R_SDC, kështu që ne anashkalojmë një pjesë të R_S me një kondensator.

Ne tani e kthejmë vëmendjen tonë në circuitry bias hyrje. Ne përcaktojmë V_GG duke përdorur ekuacionin,

(73)

Asnjë inversion i fazës nuk është prodhuar në një burim ndjekës FET përforcues dhe V_GG është normalisht e polaritetit të njëjtë me tensionin e furnizimit.

tani që V_GG është e njohur, ne përcaktojmë vlerat e R₁ R₂ nga ekuivalenti Thevenin i qarkut paragjykim

(74)

Zakonisht ekziston një rrymë e mjaftueshme e kullimit në një SF për të zhvilluar tensionin e kundërt të polaritetit që nevojitet për të kompensuar tensionet negative të kërkuara nga porta JFET. Prandaj, përdorimi i ndarjes normale të ndarjes së tensionit mund të përdoret.

Figura 44 - Përforcues CD me pjesë të RS të anashkaluar

Ne tani kthehemi në problemin e specifikimit të rezistencës së inputeve. Ne mund të supozojmë se një pjesë e R_S është anashkaluar, si në figurën 44, e cila çon në vlera të ndryshme të R_Harar R_SDC. Ne përdorim Ekuacioni (71) për të zgjidhur R_SDC. Tjetra, e lëmë R_G e barabartë me vlerën e specifikuar të R_in, dhe përdorni Ekuacioni (72) për të zgjidhur R_Harar.

Nëse R_Harar e llogaritur më lart është më e vogël se R_SDC, dizajni realizohet duke anashkaluar R_S2 me një kondensator. Mos harroni se R_Harar = R_S1 R_SDC = R_S1 + R_S2. Nëse në anën tjetër, R_Harar është më i madh se R_SDC, pika Q duhet të zhvendoset në një vend tjetër. Ne zgjidhni një më të vogël V_DS duke shkaktuar kështu rritjen e tensionit në të gjithë R_S1 + R_S2, I cili bën R_SDC më të mëdha. nëse V_DS nuk mund të reduktohet në mënyrë të mjaftueshme për të bërë R_SDC më i madh se R_Harar, atëherë amplifikatori nuk mund të projektohet me fitimin e dhënë aktual, R_in, dhe tipi FET. Një nga këto tre specifikime duhet të ndryshohet, ose një fazë e dytë përforcuese duhet të përdoret për të siguruar fitimin e kërkuar.

10.3 SF Bootstrap Amplifier

Tani shqyrtojmë një variant të amplifikatorit CD të njohur si SF (ose CD) përforcues FET të bootstrap. Ky qark është një rast i veçantë i SF i quajtur qark bootstrap dhe është ilustruar në figurën 45.

Këtu paragjykimi është zhvilluar vetëm për një pjesë të rezistencës së burimit. Kjo redukton nevojën për një anashkalojë të kondensatorit përgjatë një pjese të rezistencës së burimit dhe në këtë mënyrë arrin një rezistencë shumë më të madhe të hyrjes sesa normalisht mund të arrihet. Ky dizajn na lejon të përfitojmë nga karakteristikat e rezistencës së lartë të FET pa përdorur një vlerë të lartë të rezistencës së portës, R_G.

Ky qark ekuivalent i figurës 46 përdoret për të vlerësuar operacionin e qarkut

Figura 45 - ndjekësi i burimit të Bootstrap

Ne supozojmë se i_in është mjaft i vogël për të përafruar aktualin R_S2 as i₁. Tensioni i prodhimit është gjetur më pas

(75)

(76)

Nëse supozimi rreth i_in nuk është e vlefshme, zëvendësohet me shprehjen

(77)

Një ekuacion KVL në rendimentin e inputit v_in si vijon:

(78)

E tanishmja, i₁, është gjetur nga një marrëdhënie aktuale-ndarës,

(79)

Kombinimi i ekuacioneve (79) dhe (78) jep,

(80)

Një ekuacion i dytë për v_in është zhvilluar rreth lak përmes R_G R_S2 si në vazhdim.

(81)

Ne eliminojmë v_in duke vendosur Ekuacionin (80) të barabartë me Ekuacionin (81) dhe zgjidhur për i_in për të marrë

(82)

Rezistenca e hyrjes, R_in = v_in/i_in, është gjetur duke ndarë Ekuacioni (81) me Ekuacion (82) me rezultat,

(83)

R_G është e panjohura vetëm në këtë ekuacion, kështu që ne mund të zgjidhim për të marrë,

(84)

Fitimi aktual është

(85)

Tani mund të përdorim ekuacionet e nxjerra më parë së bashku me vëzhgimin që R_S- R_S2= R_S1 në mënyrë që të zgjidhet për fitimin aktual.

(86)

Fitimi i tensionit është

(87)

Vini re se emëruesi në Ekuacion (84) është më i madh se numëruesi, duke treguar këtë R_G<(R_in-R_S2). Kjo dëshmon se mund të arrihet një rezistencë e madhe inputesh pa pasur të njëjtin rend të madhësisë R_G.

PREVIOUS - 9. FET Analiza e amplifikatorit

NEXT-11. Pajisje të tjera