Дигитална ВХДЛ симулација са ТИНАЦлоудом

ВХДЛ (ВХСИЦ (интегрисани кругови врло велике брзине) Језик описа хардвера) је стандардни опис хардвера ИЕЕЕ који користе електронски дизајнери за описивање и симулацију њихових чипова и система прије израде.

ТИНАЦлоуд сада укључује моћан дигитални ВХДЛ симулатор. Било који дигитални склоп у ТИНАЦлоуд-у може се аутоматски претворити у ВХДЛ код и анализирати као ВХДЛ дизајн. Поред тога, можете анализирати широку палету хардвера доступних у ВХДЛ-у и дефинисати своје дигиталне компоненте и хардвер у ВХДЛ-у. Велика предност ВХДЛ-а није само то што је ИЕЕЕ стандард, већ и што се може аутоматски реализовати у програмирљивим логичким уређајима као што су ФПГА и ЦПЛД.

ТИНАЦлоуд може да генерише синтетизирани ВХДЛ код заједно са одговарајућом УЦФ датотеком ако је потврдни оквир Генериши синтетизирани код постављен у менију Анализа / Опције. Створене ВХД и УЦФ датотеке можете сачувати помоћу наредбе „Направи ВХД и УЦФ датотеку“ у менију Т&М. Можете прочитати ове датотеке помоћу Ксилинк-овог бесплатног услужног програма Вебпацк, генерисати бит-стреам датотеку која описује имплементацију дизајна, а затим је отпремити на Ксилинк ФПГА чипове.

Пример: Следећи круг је бројач, дефинисан у ВХДЛ.

Покрените симулацију на мрежи са ТИНАЦлоуд кликом на слику

Анализа трчања / Дигитална ВХДЛ симулација, даје следећи дијаграм:

Дигитал ВХДЛ Симулатион, имаге КСНУМКС

Ако кликнете на блок „Бројач“ и у ХДЛ линији притиснете дугме ..., видећете ВХДЛ код који дефинише бројач

библиотека иеее; користите иеее.стд_логиц_1164.алл; користи иеее.стд_логиц_аритх.алл; -------------------------------------------------- - Бројач ЕНТИТИ је порт (сат: у стд_логиц; јасно: у стд_логиц; КА, КБ, КЦ, КД: излаз стд_логиц); ЕНД бројач; -------------------------------------------------- - АРХИТЕКТУРА бројач је сигнал Пре_К: непотписан (3 довнто 0); БЕГИН - опис понашања процеса бројача (сат, јасан) започиње ако је цлеар = '1', а затим Пре_К <= "0000"; елсиф (цлоцк = '1' и цлоцк'евент), затим КА <= Пре_К (0); КБ <= Пре_К (1); КЦ <= Пре_К (2); КД <= Пре_К (3); Пре_К <= Пре_К + 1; крај ако; крај процеса; ЕНД бехв; 

У ТИНА можете промијенити ВХДЛ код и видјети учинак одмах.

Промените линију Пре_К <= Пре_К + 1; изнад до Пре_К <= Пре_К + 2; и затворите дијалог.

Сада симулација анализе / дигиталног ВХДЛ-а даје следећи дијаграм:

Дигитална ВХДЛ симулација, слика КСНУМКС
    X
    Добродошли ДесигнСофт
    Омогућује разговор ако вам је потребна помоћ око проналаска правог производа или вам је потребна подршка.
    впЦхатИцон