HDL Debugger: Debugging VHDL och Verilog-koder
HDL Debugger: Debugging VHDL och Verilog-koder
Felsökning av HDL-program är särskilt svårt på grund av de samtidiga processerna på dessa språk.
En bra funktion i TINA är att HDL-felsökaren nu är integrerad.
Du kan:
- Utför VHDL- och Verilog-koder förklaring (Steg)
- Utför delprogram som ett enda uttalande (Step Over)
- Lägg till brytpunkter (Växla brytpunkt), springa kontinuerligt (Start) och stoppa vid brytpunkterna.
- Placera variabler, signaler och andra objekt under fliken Klockor och se deras värde under felsökning.
- Visa alla brytpunkter och objekt under fliken Brytpunkter och Lokalister längst ner i HDL-felsökningsfönstret.
English
English
German
French
Spanish
Portuguese
Russian
Chinese (Simplified)
Chinese (Traditional)
Japanese
Korean
Hungarian