10. FET förstärkare design
STRÖM - 10. FET-förstärkare design
TIDLIGARE - 9. FET förstärkare analys
FET förstärkare design
Vi undersöker nu förlängningen av FET-förstärkaranalysen som presenterades tidigare i detta kapitel för utformningen av FET-förstärkare. Vi kommer att försöka definiera de okända i designproblemet och sedan utveckla ekvationer för att lösa dessa okända. Liksom i de flesta elektronikdesign kommer antalet ekvationer att vara mindre än antalet okända. De ytterligare begränsningarna fastställs för att uppfylla vissa övergripande mål (t.ex. minimikostnad, mindre variation i prestanda på grund av parametervariationer).
10.1 CS-förstärkaren
Designproceduren för en CS-förstärkare presenteras i detta avsnitt. Vi ska minska JFET och MOSFET-förstärkaren för uttömning till en organiserad procedur. Även om det kan tyckas att
för att reducera design till en mycket rutinmässig process, måste du övertyga dig själv om att du förstår ursprunget till varje steg eftersom flera varianter senare kan krävas. Om allt du gör för att designa en CS-förstärkare är att tanklöst ”ansluta” till stegen vi presenterar, saknar du hela poängen i denna diskussion. Som ingenjör försöker du göra saker som är inte rutin. Att minska teorin till ett organiserat tillvägagångssätt är vad du ska göra. Du kommer inte bara att tillämpa de metoder som andra redan har gjort för dig.
Förstärkare är utformade för att möta förstärkningskrav förutsatt att de önskade specifikationerna ligger inom transistorns räckvidd. Matningsspänning, belastningsmotstånd, spänningsförstärkning och ingångsmotstånd (eller strömförstärkning) anges vanligtvis. Konstruktörens uppgift är att välja motståndsvärden R1, R2, RDoch RS. Se Figur 40 när du följer stegen i proceduren. Denna procedur förutsätter att en enhet har valts och att dess egenskaper är kända.
Figur 40 JFET CS-förstärkare
Välj först en Q-punkt i mättningsområdet för FET-karaktäristiska kurvor. Se kurvorna i Figur 40 (b) för ett exempel. Detta identifierar VDSQ, VGSQoch IDQ.
Vi löser nu för de två motstånden i utgångsslingan, RS och RD. Eftersom det finns två okända, kräver vi två oberoende ekvationer. Vi börjar med att skriva dc KVL ekvation runt dräneringskällans slinga,
(58)
Lösning för summan av de två resistansutbytena
(59)
(60)
Motståndet, RD, är den enda okända i denna ekvation. Lösning för RD resulterar i en kvadratisk ekvation som har två lösningar, en negativ och en positiv. Om den positiva lösningen resulterar i RD > K1, vilket innebär en negativ RS, måste en ny Q-punkt väljas (dvs starta om designen). Om den positiva lösningen ger RD < K1, vi kan fortsätta.
Nu när RD är känt, vi löser för RS med hjälp av ekvation (59), drain-to-source loop-ekvationen.
(61)
Med RD och RS vi behöver bara hitta R1 och R2.
Vi börjar med att skriva om KVL-ekvationen för grindkällans loop.
(62)
Spänningen, VGS, är av motsatt polaritet från VDD. Således termen IDQRS måste vara större än VGSQ i storlek. Annat, VGG kommer att ha motsatt polaritet från VDD, vilket inte är möjligt enligt ekvation (62).
Vi löser nu för R1 och R2 förutsatt att VGG hittat har samma polaritet as VDD. Dessa motståndsvärden väljs genom att hitta värdet på RG från nuvarande förstärkningsekvationen eller från ingångsmotståndet. Vi löser för R1 och R2.
(63)
Antag nu att Equation (62) resulterar i a VGG som har motsatt polaritet of VDD. Det går inte att lösa det R1 och R2. Det praktiska sättet att gå vidare är att låta VGG = 0 V. Således 
. Eftersom VGG specificeras av ekvation (62), det tidigare beräknade värdet av RS Nu måste ändras.
Figur 41 - CS förstärkare
I Figur 41, där en kondensator används för att kringgå en del av RS, vi utvecklar det nya värdet av RS enligt följande:
(64)
Värdet av RSDC is RS1 + RS2 och värdet av RSac is RS1.
Nu när vi har en ny RSDC, vi måste upprepa flera tidigare steg i designen. Vi bestämmer återigen RD med hjälp av KVL för drain-to-source-slingan.
(65)
Designproblemet blir nu en beräkning av båda RS1 och RS2 istället för att hitta bara ett källmotstånd.
Med ett nytt värde för RD of K1 - RSDC, vi går till spänningsförstärkningsuttrycket av ekvation (60) med RSac används för detta ac ekvation snarare än RS. Följande ytterligare steg måste läggas till i designproceduren:
Vi hittar RSac (vilket är helt enkelt RS1) från spänningsförstärkningsekvationen
(66)
RSac är den enda okända i denna ekvation. Lösning för detta hittar vi
(67)
Antag nu det RSac visar sig vara positiv, men mindre än RSDC. Detta är det önskvärda tillståndet sedan
(68)
Då är vår design komplett och
(69)
Anta att RSac har visat sig vara positiv men större än RSDC. Förstärkaren kan inte utformas med spänningsförstärkning och Q-punkt som vald. En ny Q-punkt måste väljas. Om spänningsförstärkningen är för hög är det kanske inte möjligt att påverka konstruktionen med någon Q-punkt. En annan transistor kan behövas, eller användningen av två separata steg kan krävas.
10.2 CD-förstärkaren
Vi presenterar nu designproceduren för CD JFET-förstärkaren. Följande kvantiteter anges: strömförbrukning, lastmotstånd och VDD. Ingångsmotstånd kan specificeras istället för strömförstärkning. Se kretsen i figur 39 när du studerar följande procedur. Återigen påminner vi dig om att processen att reducera teorin till en uppsättning steg är den viktiga delen av denna diskussion - inte de faktiska stegen.
Välj först en Q-punkt i mitten av FET-karakteristikkurvorna med hjälp av Figur 20 (“Kapitel 3: Fälteffekttransistor (JFET)”). Detta steg avgör VDSQ, VGSQ, IDQ och gm.
Vi kan lösa det motstånd som är kopplat till källan genom att skriva dc KVL ekvation runt drain-to-source-loopen.
(70)
från vilken vi hittar dc värde RS,
(71)
Vi hittar nästa ac värdet av motståndet RSac, från den omlagrade nuvarande förstärkningsekvationen, ekvation (55).
(72)
var RG = Rin. Om ingångsmotståndet inte är angivet, låt RSac = RSDC och beräkna ingångsmotståndet från ekvation (72). Om ingångsmotståndet inte är tillräckligt högt kan det vara nödvändigt att ändra Q-punktsplatsen.
If Rin specificeras, är det nödvändigt att beräkna RSac från ekvation (72). I sådana fall, RSac skiljer sig från RSDC, så vi kringgår en del av RS med en kondensator.
Vi vänder nu vår uppmärksamhet åt ingångsförspänningskretsarna. Vi bestämmer VGG med hjälp av ekvationen,
(73)
Ingen fasinversion produceras i en källaföljare FET-förstärkare och VGG har normalt samma polaritet som matningsspänningen.
Nu när VGG är känt, bestämmer vi värdena på R1 och R2 från Thevenin ekvivalent av bias kretslocket
(74)
Det finns vanligtvis tillräckligt med dräneringsström i en SF för att utveckla den motsatta polaritetsspänningen som behövs för att kompensera de negativa spänningar som krävs av JFET-grinden. Därför kan normal spänning divisionsförspänning användas.
Figur 44 - CD-förstärkare med del av RS-förbikopplat
Vi återvänder nu till problemet med att ange ingångsmotståndet. Vi kan anta den delen av RS är förbikopplad, som i Figur 44, vilket leder till olika värden på RSac och RSDC. Vi använder ekvation (71) för att lösa för RSDC. Därefter låt vi RG lika med det angivna värdet på Rin, och använd Equation (72) för att lösa för RSac.
Om RSac beräknat ovan är mindre än RSDC, utförandet genom att förbikoppla RS2 med en kondensator. Kom ihåg det RSac = RS1 och RSDC = RS1 + RS2. Om å andra sidan, RSac är större än RSDC, måste Q-punkten flyttas till en annan plats. Vi väljer en mindre VDS vilket medför att ökad spänning släpps över RS1 + RS2, Vilket gör RSDC större. Om VDS kan inte reduceras tillräckligt för att göra RSDC större än RSac, då kan förstärkaren inte designas med den givna Rin, och FET-typ. En av dessa tre specifikationer måste ändras, eller ett andra förstärkningssteg måste användas för att ge den önskade förstärkningen.
10.3 SF Bootstrap Amplifier
Vi undersöker nu en variant av CD-förstärkaren som kallas SF (eller CD) bootstrap FET-förstärkare. Denna krets är ett speciellt fall av SF som heter bootstrap-krets och illustreras i figur 45.
Här är förspänningen utvecklad över endast en del av källmotståndet. Detta minskar behovet av en kondensatorns förbikoppling över en del av källmotståndet och uppnår sålunda en mycket större ingående resistans än vad som normalt kan uppnås. Denna design tillåter oss att dra fördel av FET: s högimpedansegenskaper utan att använda ett högt värde av grindmotstånd, RG.
Den ekvivalenta kretsen i figur 46 används för att utvärdera kretsoperationen
Figur 45 - Bootstrap-källföljare
Vi antar det iin är tillräckligt liten för att approximera strömmen i RS2 as i1. Utgångsspänningen befinner sig då
(75)
var
(76)
Om antagandet om iin är inte giltig, ersätts av uttrycket
(77)
En KVL ekvation vid ingångsräntorna vin enligt följande:
(78)
Nuvarande, i1, finns från ett nuvarande delningsförhållande,
(79)
Kombinera ekvationer (79) och (78) ger,
(80)
En andra ekvation för vin är utvecklad runt slingan genom RG och RS2 som följer.
(81)
Vi eliminerar vin genom att ställa in ekvation (80) lika med ekvation (81) och lösa för iin att få
(82)
Ingångsmotståndet, Rin = vin/iin, hittas genom att dividera ekvation (81) med ekvation (82) med resultatet,
(83)
RG är det enda okända i denna ekvation, så vi kan lösa för att erhålla,
(84)
Den nuvarande vinsten är
(85)
Vi kan nu använda de ekvationer som härleddes tidigare tillsammans med observationen att RS - RS2 = RS1 för att lösa den nuvarande vinsten.
(86)
Spänningsförstärkningen är
(87)
Observera att nämnaren i ekvation (84) är större än täljaren, vilket visar det RG <(Rin-RS2). Detta visar att ett stort ingångsmotstånd kan uppnås utan att ha samma storleksordning som RG.
