Verilog A- och AMS-simulering

Jump to TINA Main Page & General Information

Idag är det mest använda språket för att beskriva elektronikkretsar och enhetsmodeller Spice netlist format (1973). Men Spice nätlistor är ofta svåra att läsa och förstå, och de saknar många funktioner i programmeringsspråk som ingenjörer behöver när man skapar modeller och simuleringar.

Det relativt nya Verilog-A-språket (1995) ger en alternativ metod med en lättläst programmeringsspråkstil C som syntax. Sålunda är Verilog-A en lämplig efterföljare av SPICE netlists för att beskriva kretstopologier.

Verilog-AMS-språket är en ännu mer sofistikerad metod att beskriva elektronikkretsar, som innehåller både analoga och digitala komponenter. Som vi observerade tidigare är Verilog-AMS ett derivat av det rent digitala Verilog som utvidgas med den rent analoga Verilog A och ett gränssnitt för anslutning av de analoga och digitala delarna.

De flesta av TINAs anteckningsbibliotek finns i Spice nätlistformat. Men du kan redan skapa och importera modeller och placera TINA-makron i Verilog-A- och Verilog-AMS-format. Du kan hitta flera språkexempel, enhetsmodeller och kretsar i Exempel\HDL\Verilog-A och Exempel\HDL\Verilog-AMS mappar av TINA.

Verilog-AMS exempel:

Följande krets innehåller ett Digital Analog Converter (DAC) makro med Serial Peripheral Interface (SPI) och ett testbänkmakro, vilket genererar den digitala SPI-signalen. DAC-modellen är definierad i Verilog AMS. Intressant är testbänken på vänster sida skriven i VHDL vilket är ett exempel på att blanda olika HDL men här kommer vi att koncentrera oss på Verilog AMS-makro till höger. Denna krets (DAC VAMS.TSC) ingår i TINAs EXAMPLESVerilog AMS-mapp.

I TINA kan du se Verilog AMS-koden i DAC-modellen om du dubbelklickar på DAC-makroet och trycker på Enter Macro-knappen.

En del av koden visas nedan:

Vi kommer inte att gå in på en detaljerad analys av koden. Vi vill bara visa att i den första delen som visas ovan omvandlar DA Verilog-modulen seriell signalen till en analog signal (VOUTA).

I slutet av makrot som visas ovan (i TINA kan du scrolla ner där), anropas DA-modulen och signalen utjämnas av en enkel opamp och ett RC-filter med hjälp av Verilog A-instruktioner. Du kan också se definitionen av kondensatorn i kodfragmentet ovan.