HDL Debugger: Pag-debug ng VHDL at Verilog na mga code

Ang pag-debug ng mga programa ng HDL ay lalong mahirap dahil sa mga kasabay na proseso sa mga wikang ito.

Ang isang mahusay na tampok sa TINA ay ang pagsasama ng HDL debugger ngayon.

Ipatupad ang VHDL at Verilog na code na statement-by-statement (Hakbang)
Ipatupad ang mga subprogram bilang isang solong pahayag (Hakbang Higit)
Magdagdag ng mga breakpoint (I-toggle ang Breakpoint), patuloy na tumatakbo (Simulan) at huminto sa mga breakpoint.
Ilagay ang mga variable, signal at iba pang mga bagay sa ilalim ng tab na Mga Relo at makita ang kanilang halaga sa panahon ng pag-debug.
Tingnan ang lahat ng mga breakpoint at mga bagay sa ilalim ng mga tab na Breakpoint at Lokal sa ilalim ng window ng debugger ng HDL.