10. FET Amplifikatör tasarımı
GÜNCEL - 10. FET Amplifikatör tasarımı
ÖNCEKİ - 9. FET Yükselteç analizi
FET Amplifikatör tasarımı
Şimdi bu bölümde daha önce sunulan FET amplifikatör analizinin FET amplifikatörlerinin tasarımına genişletilmesini araştırıyoruz. Tasarım problemindeki bilinmeyenleri tanımlamaya çalışacağız ve daha sonra bu bilinmeyenleri çözmek için denklemler geliştireceğiz. Çoğu elektronik tasarımında olduğu gibi, denklemlerin sayısı bilinmeyenlerin sayısından daha az olacaktır. Bazı genel hedefleri karşılamak için ek kısıtlamalar oluşturulmuştur (örneğin, minimum maliyet, parametre değişikliklerinden dolayı performansta daha az değişiklik).
10.1 CS Yükseltici
Bir CS yükselticisinin tasarım prosedürü bu bölümde sunulmaktadır. JFET ve tükenme MOSFET amplifikatör tasarımını organize bir prosedüre indirgeyeceğiz. Bu görünebilir
tasarımı çok rutin bir sürece indirgiyorsanız, her adımın kökenini anladığınıza kendinizi ikna etmelisiniz, çünkü daha sonra birkaç varyasyon gerekli olabilir. Bir CS amplifikatörü tasarlamak için tek yapmanız gereken, sunduğumuz adımları düşüncesizce "takmak "sa, bu tartışmanın tüm noktasını kaçırıyorsunuz. Bir mühendis olarak, geçerli olan şeyleri yapmak istiyorsunuz. değil rutin. Teoriyi organize bir yaklaşıma indirgemek, yapacağınız şeydir. Başkalarının sizin için zaten yapmış olduğu yaklaşımları basitçe uygulamayacaksınız.
Amplifikatörler, istenen özelliklerin transistör aralığı içinde olduğu varsayılarak kazanç gereksinimlerini karşılayacak şekilde tasarlanmıştır. Besleme voltajı, yük direnci, voltaj kazancı ve giriş direnci (veya akım kazancı) genellikle belirtilir. Tasarımcının işi direnç değerlerini seçmektir R1, R2, RD, ve RS. Prosedürdeki adımları takip ederken Şekil 40'e bakın. Bu prosedür, bir cihazın seçildiğini ve özelliklerinin bilindiğini varsayar.
Şekil 40 JFET CS yükseltici
İlk önce, FET karakteristik eğrilerinin doyma bölgesinde bir Q noktası seçin. Örnek için Şekil 40 (b) 'nin eğrilerine bakın. Bu tanımlar VSBT, VGSQ, ve IDQ.
Şimdi çıktı döngüsündeki iki direnci çözüyoruz. RS ve RD. İki bilinmeyen olduğundan, iki bağımsız denklem gerekir. Yazarak başlıyoruz dc Drenaj kaynağı döngüsü etrafındaki KVL denklemi,
(58)
İki direnç veriminin toplamını çözme
(59)
(60)
Direnç, RD, bu denklemde bilinmeyen tek şeydir. İçin çözme RD biri negatif diğeri pozitif olmak üzere iki çözümü olan ikinci dereceden bir denklemle sonuçlanır. Olumlu çözüm sonuçlanırsa: RD > K1, böylece bir negatif ima RS, yeni bir Q noktası seçilmelidir (örneğin tasarımı yeniden başlatın). Olumlu çözüm verirse RD < K1, devam edebiliriz.
Şimdi RD biliniyor, biz çözüyoruz RS Denklem (59) kullanarak, kaynağa boşaltma döngü denklemi.
(61)
İle RD ve RS Biliyoruz, sadece bulmaya ihtiyacımız var R1 ve R2.
Geçit kaynaklı döngü için KVL denklemini yeniden yazarak başlıyoruz.
(62)
Voltaj, VGS, karşı kutupsal VDD. Böylece terim IDQRS daha büyük olmalıdır VGSQ büyük Aksi takdirde, VGG karşı kutupluluk olacak VDD(Denklem (62) 'e göre mümkün değildir.
Şimdi çözmek için R1 ve R2 farzederek VGG bulundu aynı kutupluluk as VDD. Bu direnç değerleri değeri bulunarak seçilir. RG akım-kazanç denkleminden veya giriş direncinden. İçin çözeriz R1 ve R2.
(63)
Diyelim ki Denklem (62) bir VGG bu olan ters polarite of VDD. Çözmek mümkün değil R1 ve R2. İlerlemenin pratik yolu, izin vermektir. VGG = 0 V. Böylece, 
. Beri VGG daha önce hesaplanan değer olan Denklem (62) ile RS şimdi değiştirilmesi gerekiyor.
Şekil 41 - CS yükseltici
Şekil 41’te, bir kapasitörün bir bölümünü atlamak için kullanıldığı RS, biz yeni değerini geliştirmek RS aşağıdaki gibidir:
(64)
Değeri Rndc is RS1 + RS2 ve değeri RKese is RS1.
Şimdi yeni bir tane var. Rndc, tasarımda daha önceki birkaç adımı tekrar etmeliyiz. Bir kez daha belirleriz RD tahliye-kaynak döngüsü için KVL kullanılması.
(65)
Tasarım problemi şimdi her ikisini de hesaplamalardan biri haline geliyor RS1 ve RS2 sadece bir kaynak direnci bulmak yerine.
İçin yeni bir değerle RD of K1 - Rndcile Denklem (60) 'un voltaj kazancı ifadesine gideriz RKese bunun için kullanılır ac denklem yerine RS. Tasarım prosedürüne aşağıdaki ilave adımlar eklenmelidir:
Bulduk RKese (basitçe RS1) gerilim kazanç denkleminden
(66)
RKese bu denklemde bilinmeyen tek şeydir. Bunun için çözüyoruz
(67)
Diyelim ki şimdi RKese pozitif olarak bulundu ancak Rndc. Bu yana istenen durum
(68)
O zaman tasarımımız tamamlandı ve
(69)
Farz et ki RKese pozitif bulundu ancak büyük göre Rndc. Amplifikatör, seçilen voltaj kazanımı ve Q noktası ile tasarlanamaz. Yeni bir Q noktası seçilmelidir. Gerilim kazancı çok yüksekse, tasarımı herhangi bir Q-noktası ile etkilemek mümkün olmayabilir. Farklı bir transistör gerekebilir veya iki ayrı aşama kullanılması gerekebilir.
10.2 CD Yükseltici
Şimdi CD JFET amplifikatörü için tasarım prosedürünü sunuyoruz. Aşağıdaki miktarlar belirtilmiştir: akım kazancı, yük direnci ve VDD. Akım kazancı yerine giriş direnci belirtilebilir. Aşağıdaki prosedürü incelerken Şekil 39'daki devreye bakın. Bir kez daha, teoriyi bir dizi adıma indirgeme sürecinin bu tartışmanın önemli kısmı olduğunu - gerçek adımlar olmadığını hatırlatıyoruz.
Önce Şekil 20'nin yardımıyla FET karakteristik eğrilerinin merkezinde bir Q noktası seçin ("Bölüm 3: Bağlantı alanı etkili transistör (JFET)"). Bu adım belirler VSBT, VGSQ, IDQ ve gm.
Kaynağa bağlı direnci yazarak çözebiliriz. dc Drenaj-kaynak döngüsü etrafındaki KVL denklemi.
(70)
ondan bulduğumuz dc değeri RS,
(71)
Sonra biz buluruz ac direnç değeri RKese, yeniden düzenlenmiş akım kazanç denkleminden, Denklem (55).
(72)
nerede RG = Rin. Giriş direnci belirtilmemişse, RKese = Rndc ve Denklem (72) 'den giriş direncini hesaplayın. Giriş direnci yeterince yüksek değilse, Q noktası konumunu değiştirmek gerekebilir.
If Rin belirtildi, hesaplamak gerekli RKese Denklem (72) 'den. Bu gibi durumlarda, RKese farklı Rndcbu yüzden bir kısmını atlıyoruz RS Bir kapasitör ile.
Şimdi dikkatimizi girdi önyargılı devreye aldık. Biz belirler VGG denklemi kullanarak,
(73)
Bir kaynak takipçisi FET yükselticisinde faz çevrimi üretilmez ve VGG normalde besleme gerilimi ile aynı polaritededir.
Şimdi VGG bilinen, biz değerleri belirler R1 ve R2 yanlılık devrelerinin Thevenin eşdeğeri
(74)
JFET kapısının ihtiyaç duyduğu negatif gerilimleri dengelemek için gereken karşı kutup gerilimini geliştirmek için genellikle SF'de yeterli boşaltma akımı vardır. Bu nedenle, normal voltaj bölme eğilimi kullanılabilir.
Şekil 44 - RS'nin atladığı bir kısmı olan CD yükseltici
Şimdi giriş direncini belirleme sorununa geri dönüyoruz. Bunun bir kısmını varsayabiliriz RS farklı değerlere yol açan Şekil 44’te olduğu gibi RKese ve Rndc. Çözmek için Denklem (71) kullanıyoruz Rndc. Sonra, biz izin RG belirtilen değerine eşit Rinçözmek ve Denklem (72) kullanmak için RKese.
Eğer RKese yukarıda hesaplanandan daha küçük Rndc, tasarım atlayarak gerçekleştirilir RS2 Bir kapasitör ile. Bunu hatırla RKese = RS1 ve Rndc = RS1 + RS2. Öte yandan, RKese daha büyüktür RndcQ noktasının farklı bir yere taşınması gerekir. Daha küçük seçiyoruz VDS Böylece daha yüksek voltajın düşmesine neden olur RS1 + RS2, Burada yapar Rndc Daha büyük. Eğer VDS yapmak için yeterince azaltılamaz Rndc daha geniş RKese, o zaman amplifikatör verilen akım kazancı ile tasarlanamaz, Rinve FET türü. Bu üç spesifikasyondan biri değiştirilmeli ya da gerekli kazancı sağlamak için ikinci bir amplifikatör aşaması kullanılmalıdır.
10.3 SF Önyükleme Amplifikatörü
Şimdi CD amplifikatörünün bilinen bir varyasyonunu inceliyoruz. SF (veya CD) önyükleme FET yükselticisi. Bu devre SF adı verilen özel bir durumdur. önyükleme devresi ve Şekil 45'te gösterilmektedir.
Burada önyargı, kaynak direncinin yalnızca bir kısmı boyunca geliştirilir. Bu, kaynak rezistörünün bir kısmı boyunca bir kapasitör bypassına duyulan ihtiyacı azaltır ve böylece normalde elde edilebileceğinden çok daha büyük bir giriş direnci elde eder. Bu tasarım, FET'in yüksek empedans özelliklerinden yüksek bir kapı direnci kullanmadan faydalanmamızı sağlar. RG.
Şekil 46'in eşdeğer devresi devre çalışmasını değerlendirmek için kullanılır
Şekil 45 - Önyükleme kaynağı takipçisi
Bunu varsayıyoruz iin içindeki akımı göstermek için yeterince küçük RS2 as i1. Çıkış voltajının daha sonra olduğu
(75)
nerede
(76)
Varsayım hakkında iin geçerli değil, ifade ile değiştirilir
(77)
Girdide bir KVL denklemi vin aşağıdaki gibidir:
(78)
Akım, i1, mevcut bölücü bir ilişkiden bulunur,
(79)
Denklemlerin (79) ve (78) verimlerinin birleştirilmesi,
(80)
İçin ikinci bir denklem vin döngü boyunca geliştirilmiştir RG ve RS2 aşağıdaki gibi.
(81)
Biz ortadan kaldırır vin Denklemi (80) Denklem'e (81) eşit olarak ayarlayarak ve iin elde edilmesi için
(82)
Giriş direnci, Rin = vin/iin, Denklem (81) 'in Denklem (82)' e sonucuna bölünmesiyle bulunur,
(83)
RG bu denklemde bilinmeyen tek şey, bu yüzden elde etmek için çözebiliriz,
(84)
Mevcut kazanç
(85)
Şimdi daha önce elde edilen denklemleri, RS - RS2 = RS1 Mevcut kazanç için çözmek için.
(86)
Gerilim kazancı
(87)
Denklem içindeki payda (84) paydan daha büyük olduğuna dikkat edin, RG <(Rin-RS2). Bu, aynı boyutta bir sıraya sahip olmadan büyük bir giriş direncinin elde edilebileceğini kanıtlar RG.
