HDL Debugger: Налагодження VHDL і Verilog кодів

HDL Debugger: Налагодження VHDL і Verilog кодів

Налагодження HDL-програм особливо важко через паралельні процеси на цих мовах.

Великою особливістю в TINA є те, що відладчик HDL тепер інтегрований.

Ви можете:
  • Виконуйте оператор VHDL і Verilog за оператором (крок)
  • Виконати підпрограми як одну операцію (Step Over)
  • Додайте точки зупину (Toggle Breakpoint), безперервно (Start) і зупиняючись на точках зупинки.
  • Розміщуйте змінні, сигнали та інші об'єкти на вкладці "Годинники" та переглядайте їх значення під час налагодження.
  • Переглянути всі точки переривання та об'єкти під вкладками Breakpoints і Locals внизу вікна відладчика HDL.
Відладчик HDL, зображення 1