3. Транзистор польовий (JFET)

Транзистор з польовим ефектом (JFET)

MOSFET має ряд переваг перед транзистором польового впливу (JFET). Примітно, що вхідний опір MOSFET вище, ніж у JFET. З цієї причини MOSFET вибирається на користь JFET для більшості додатків. Тим не менш, JFET як і раніше використовується в обмежених ситуаціях, особливо для аналогових додатків.

Ми бачили, що підвищення MOSFET вимагає ненульового напруги затвора для формування каналу для провідності. Ніякий струм більшості носіїв не може протікати між джерелом і каналом без цієї прикладеної напруги. На відміну від цього, JFET контролює провідність струму більшості несучих в існуючому каналі між двома омічними контактами. Це робить це шляхом зміни еквівалентної ємності пристрою.

Хоча ми підходимо до JFET, не використовуючи результати, отримані раніше для MOSFET, ми побачимо багато подібностей у роботі двох типів пристроїв. Ці подібності узагальнено у Розділі 6: “Порівняння MOSFET із JFET”.

Схема для фізичної структури JFET показана на малюнку 13. Як і BJT, JFET є трьома термінальними пристроями. Вона має в основному тільки одну pn стику між воротами і каналом, а не двома, як у BJT (хоча там, як видається, два pn Переходи, показані на малюнку 13, з'єднані паралельно, з'єднавши засувки воріт разом. Таким чином, їх можна розглядати як єдиний перехід.

Команда n-канал JFET, показаний на малюнку 14 (a), побудований з використанням смуги nматеріал типу з двома p- матеріали, що поширюються в смужку, по одному на кожній стороні. The p-канал JFET має смугу pматеріал типу з двома n-тип матеріалів, що дифундують в смугу, як показано на малюнку 13 (b). На малюнку 13 також показано символи схеми.

Щоб отримати уявлення про роботу JFET, підключаємо n-канал JFET до зовнішнього контуру, як показано на малюнку 14 (a). Позитивне напруга живлення, V_DD, наноситься на сток (це аналогічно V_CC напруга живлення для BJT) і джерело приєднується до загального (землі). Напруга живлення затвора, V_GG, застосовується до воріт (це аналогічно V_BB для BJT).

Малюнок 13-Фізична структура JFET

V_DD забезпечує напругу зливного джерела, v_DS, що викликає струм стоку, i_D, потік з стіка до джерела. Оскільки перехід воріт-джерело є зворотним зміщенням, нульовий результат струму. Струм струму, i_D, який дорівнює струму джерела, існує в каналі, оточеному pворіт. Напруга від воріт до джерела, v_GS, що дорівнює, створює a виснаження регіону в каналі, який зменшує ширину каналу. Це, у свою чергу, збільшує опір між стоком і джерелом.

Малюнок 14 - n-канальний JFET, підключений до зовнішньої схеми

Ми розглядаємо роботу JFET з v_GS = 0, як показано на малюнку 14 (b). Струм струму, i_D, крізь n-канал від зливання до джерела викликає падіння напруги по каналу, причому більш високий потенціал на зливному затворі. Це позитивне напруга на зливному перемиканні зворотного зміщення pn стику і виробляє область виснаження, як показано на темній ділянці на малюнку 14 (b). Коли ми збільшуємо v_DS, струм стоку, i_D, також збільшується, як показано на малюнку 15.

Ця дія призводить до більшої області виснаження і підвищеного опору каналу між каналом і джерелом. Як v_DS додатково збільшується точка, де область виснаження відсікає весь канал на зливному краю, і струм витоку досягає точки насичення. Якщо ми збільшимо v_DS за цим пунктом, i_D залишається відносно постійним. Значення насиченого стоку струму з V_GS = 0 є важливим параметром. Це струм насичення вихідного джерела, I_DSS. Ми знайшли його KV_T² для режиму виснаження MOSFET. Як видно з малюнка 15, зростає v_DS за межами цього так званого каналу віджимання точка (-V_P, I_DSS) викликає дуже незначне збільшення в i_D, А i_D-v_DS характеристична крива стає майже плоскою (тобто i_D залишається відносно постійним, як v_DS додатково збільшується). Нагадаємо, що V_T (тепер призначено V_P) є негативним для n-канальний пристрій. Експлуатація за межами точки відтиску (в області насичення) виходить при напрузі стоку, V_DS, більше, ніж -V_P (див. малюнок 15). Як приклад, скажімо V_P = -4V, це означає, що напруга стоку, v_DS, повинен бути більшим або рівним - (- 4V) для того, щоб JFET залишався в області насичення (нормальної роботи).

Цей опис вказує, що JFET є пристроєм з вичерпаним типом. Ми очікуємо, що його характеристики будуть схожими на характеристики вичерпання МОП-транзисторів. Проте існує важливе виключення: у той час як в режимі розширення (MOSFET) можна використовувати функцію виснаження MOSFET (застосовуючи позитивний результат) v_GS якщо пристрій є n-канал) це не практично в пристрої типу JFET. На практиці максимальний v_GS обмежена приблизно 0.3V з часу pn-дюйм залишається по суті відсіченням при цьому невеликому прямому напрузі.

Малюнок 15 –– i_D в порівнянні з v_DS характерний для n-канал JFET (V_GS = 0V)

3.1 JFET Відхилення напруги від джерела до джерела

У попередньому розділі ми розробили i_D-v_DS характеристична крива з V_GS = 0. У цьому розділі ми розглядаємо повне i_D-v_DS характеристики для різних значень v_GS. Зауважимо, що у випадку BJT, характеристичні криві (i_C-v_CE) мають i_B як параметр. FET - це керований напругою пристрій, де v_GS робить контролінг. Малюнок 16 показує i_D-v_DS характеристичні криві для обох n-канал і p-канал JFET.

Малюнок 16-i_D-v_DS характеристичні криві для JFET

У міру збільшення (v_GS є більш негативним для n-канал і більш позитивний для a p-канал) формується область виснаження і досягається стискання при більш низьких значеннях i_D. Отже, для n-канал JFET з малюнка 16 (a), максимум i_D зменшується з I_DSS as v_GS стає більш негативним. Якщо v_GS далі знижується (більш негативно), значення v_GS досягається після чого i_D буде дорівнює нулю незалежно від значення v_DS. Це значення v_GS це називається V_{GS (OFF)}або напруга віджимання (V_p). Значення V_p є негативним для n-канал JFET і позитивний для a p-канал JFET. V_p можна порівняти з V_T для режиму виснаження MOSFET.

Характеристики передачі 3.2 JFET

Характеристикою перенесення є ділянка струму стоку, i_D, як функцію напруги від відкачування до джерела, v_DS, С v_GS дорівнює набору постійних напруг (v_GS = -3V, -2, -1V, 0V на малюнку 16 (a)). Передавальна характеристика майже не залежить від значення v_DS з тих пір, як JFET досягає pinch-off, i_D залишається відносно постійним для збільшення значень v_DS. Це видно з i_D-v_DS Криві фігури 16, де кожна крива стає приблизно плоскою для значень v_DS>V_p.

На малюнку 17 ми показуємо характеристики передачі і i_D-v_DS характеристики для n-канал JFET. Ми будуємо ці з загальним i_D осі, щоб показати, як отримати одне з іншого. Характеристики передачі можуть бути отримані з розширення i_D-v_DS криві, як показано пунктирними лініями на малюнку 17. Найбільш корисним методом визначення передавальної характеристики в області насичення є такий взаємозв'язок (рівняння Шоклі):

(16)

Отже, нам треба тільки знати I_DSS та V_p визначити всю характеристику. Технічні паспорти виробників часто дають ці два параметри, тому передавальну характеристику можна побудувати. V_p у специфікації виробника вказано як V_{GS (OFF)}. Зверніть увагу на це i_D насичує, (тобто стає постійним) як v_DS перевищує напругу, необхідну для від'єднання каналу. Це можна виразити як рівняння для v_{DS, сб} та цінності кожен крива наступна:

(17)

As v_GS стає більш негативним, віджимання відбувається при більш низьких значеннях v_DS і струм насичення стає меншим. Корисна область для лінійної операції знаходиться вище пінч-офф і нижче напруги пробою. У цьому регіоні i_D є насиченим і від його значення залежить v_GS, згідно з Рівнянням (16) або характеристикою передачі.

Рисунок 17 - криві характеристик передачі JFET

Передача і i_D-v_DS Характеристичні криві для JFET, які показані на малюнку 17, відрізняються від відповідних кривих для BJT. Криві BJT можуть бути представлені як рівномірно розташовані для рівномірних кроків базового струму через лінійну залежність між ними i_C та i_B. JFET і MOSFET не мають поточного аналогічного базового струму, оскільки струми затворів дорівнюють нулю. Тому ми змушені показувати сімейство кривих i_D проти v_DS, а відносини дуже нелінійні.

Друга різниця пов'язана з розміром і формою омічної області характеристичних кривих. Нагадаємо, що при використанні BJTs ми уникаємо нелінійної операції, уникаючи нижчих 5% значень v_CE (тобто область насичення). Ми бачимо, що ширина омічної області для JFET є функцією напруги від воріт до джерела. Омічна область є досить лінійною доти, доки коліно не наблизиться до віджимання. Цей регіон називається омічний регіон тому що, коли транзистор використовується в цій області, він веде себе як омічний резистор, значення якого визначається величиною v_GS. Зі зменшенням величини напруги від затвора до джерела ширина омічної області збільшується. З рисунка 17 ми також зазначаємо, що напруга пробою є функцією напруги від затвора до джерела. Насправді, щоб отримати досить лінійне посилення сигналу, ми повинні використовувати лише відносно невеликий сегмент цих кривих - область лінійної роботи знаходиться в активній області.

As v_DS збільшується з нуля, точка розриву відбувається на кожній кривій, за якою струм стоку зростає дуже мало v_DS продовжує зростати. При такому значенні напруги сток-джерело відбувається відрив. Значення "віджимання" позначені на малюнку 17 і з'єднані штриховою кривою, яка відокремлює омічну область від активної області. Як v_DS продовжує збільшуватися за межами pinch-off, точка досягається там, де напруга між стоком і джерелом стає настільки великим, що лавинний пробій відбувається. (Це явище також спостерігається в діодах і в БД). У точці пробою i_D різко зростає з незначним збільшенням в v_DS. Цей пробій відбувається на зливному кінці вузлового каналу. Отже, при напрузі сток-затвор, v_DG, перевищує напругу пробою (BV_GDS для pn перехрестя), відбувається лавина [для v_GS = 0 V]. На цьому етапі i_D-v_DS Характеристика демонструє своєрідну форму, показану на правій частині малюнка 17.

Область між напругою відключення і лавинним пробою називається діюча область, ділянка підсилювача, область насиченняабо область віджимання. Омічна область (до вимикання) зазвичай називається триодна область, але його іноді називають керованої напругою області. JFET працює в омічній області як при бажанні змінного резистора, так і при перемиканні додатків.

Напруга пробою є функцією v_GS а також v_DS. Як величина напруги між затвором і джерелом збільшується (більш негативно для n-канал і більш позитивний для p-канал), напруга пробою знижується (мал. 17). С v_GS = V_p, струм витоку дорівнює нулю (за винятком невеликого струму витоку) і з v_GS = 0, струм стоку насичується на величину,

(18)

I_DSS є Насичення струму від джерела до джерела.

Між струбциною і розбиванням струм стоку насичений і не змінюється помітно як функція v_DS. Після того, як JFET передає пінч-офф робочу точку, значення i_D можуть бути отримані з характеристичних кривих або з рівняння

(19)

Більш точна версія цього рівняння (з урахуванням невеликого нахилу характеристичних кривих) виглядає наступним чином:

(20)

λ є аналогом λ для MOSFETs та 1 /V_A для BJTs. З λ малий, ми припускаємо, що . Це обґрунтовує виключення другого фактора в рівнянні та використання апроксимації для зсуву та аналізу великих сигналів.

Струм насичення від джерела до джерела I_DSS, є функцією температури. Вплив температури на V_p не великі. Однак, I_DSS зменшується зі збільшенням температури, зменшення дорівнює 25% для 100^o підвищення температури. Ще більші коливання відбуваються в V_p та I_DSS через незначні відмінності у виробничому процесі. Це можна побачити, переглянувши Додаток для 2N3822, де максимум I_DSS є 10 мА, а мінімальним є 2 мА.

Токи і напруги в цьому розділі представлені для n-канал JFET. Значення для a p-канальний JFET є зворотним від тих, що наведені для n-канал.

3.3 JFET Малосигнальна модель змінного струму

Модель JFET з малим сигналом може бути отримана з використанням тих самих процедур, які використовуються для MOSFET. Модель заснована на співвідношенні Рівняння (20). Якщо розглядати тільки ac компонент напруг і струмів ми маємо

(21)

Параметри в Рівнянні (21) задаються частковими похідними,

(22)

Отримана модель показана на малюнку 18. Зауважимо, що модель ідентична моделі MOSFET, отриманої раніше, за винятком того, що значення g_m та r_o розраховуються з використанням різних формул. Фактично формули є ідентичними, якщо V_p замінюється V_T.

Рисунок 18 - Модель змінного струму малого сигналу JFET

Для розробки JFET підсилювача, Q-точка для dc струм зміщення може бути визначений або графічно, або за допомогою схемотехнічного аналізу, припускаючи, що для транзистора використовується режим відключення. The dc струм зміщення в точці Q повинен знаходитися між 30% і 70% I_DSS. Це знаходить Q-точку в найбільш лінійній області характеристичних кривих.

Відносини між ними i_D та v_GS може бути нанесений на безрозмірний графік (тобто нормалізована крива), як показано на малюнку 20.

Вертикальна вісь цього графа є i_D/I_DSS і горизонтальна вісь v_GS/V_p. Нахил кривої дорівнює g_m.

Розумною процедурою визначення величини спокою поблизу центру лінійної робочої області є вибір і. Зверніть увагу на малюнку 6.20, що це близько середньої точки кривої. Далі підбираємо. Це дає широкий діапазон значень для v_ds що тримають транзистор в режимі pinch-off.

Малюнок 20 -i_D/I_DSS в порівнянні з v_GS/V_p

Ми можемо знайти провідність у Q-точці або з нахилу кривої малюнка 20, або за допомогою рівняння (22). Якщо ми використовуємо цю процедуру, параметр transconductance задається,

(23)

Пам'ятайте, що це значення g_m залежить від припущення I_D встановлюється на половину I_DSS та V_GS , 0.3V_p. Ці значення зазвичай є гарною відправною точкою для встановлення значень спокою для JFET.

ПОПЕРЕДНЯ 2. Металооксидний напівпровідник FET (MOSFET)

NEXT- 4. Конфігурації підсилювача FET і зміщення