Trình gỡ lỗi HDL: Gỡ lỗi mã VHDL và Verilog

Trình gỡ lỗi HDL: Gỡ lỗi mã VHDL và Verilog

Việc gỡ lỗi các chương trình HDL đặc biệt khó khăn vì các quy trình đồng thời trong các ngôn ngữ này.

Một tính năng tuyệt vời trong TINA là trình gỡ lỗi HDL hiện đã được tích hợp.

Bạn có thể:
  • Thực thi từng câu lệnh mã VHDL và Verilog (Bước)
  • Thực hiện các chương trình con dưới dạng một câu lệnh (Bước qua)
  • Thêm điểm dừng (Toggle Breakpoint), chạy liên tục (Bắt đầu) và dừng tại điểm dừng.
  • Đặt các biến, tín hiệu và các đối tượng khác trong tab Đồng hồ và xem giá trị của chúng trong quá trình gỡ lỗi.
  • Xem tất cả các điểm dừng và đối tượng trong tab Breakpoint và Locals ở cuối cửa sổ trình gỡ lỗi HDL.
Trình gỡ lỗi HDL, hình ảnh 1