10。 FET放大器设计
电流– 10. FET放大器设计
上一个 - 9。 FET放大器分析
FET放大器设计
我们现在探讨本章前面介绍的FET放大器分析对FET放大器设计的扩展。 我们将尝试定义设计问题中的未知数，然后开发解决这些未知数的方程。 与大多数电子设计一样，方程的数量将小于未知数。 建立附加约束以满足某些总体目标（例如，最小成本，由于参数变化导致的性能变化较小）。
10.1 CS放大器
本节介绍CS放大器的设计步骤。 我们将把JFET和耗尽MOSFET放大器设计减少到一个有组织的程序。 虽然这可能会出现
如果将设计简化为一个非常常规的过程，则必须使自己确信已了解每个步骤的起源，因为随后可能需要进行多种更改。 如果您设计CS放大器的全部工作只是无意识地“插入”了我们介绍的步骤，那么您将失去本讨论的重点。 作为工程师，您正在寻求做的事情是 不能 常规。 将理论简化为有组织的方法就是你将要做的事情。 您不会简单地应用其他人已经为您做过的方法。
假设所需规格在晶体管范围内，则放大器应满足增益要求。 通常指定电源电压，负载电阻，电压增益和输入电阻（或电流增益）。 设计人员的工作是选择电阻值 R1, R2, RD及 RS。 按照步骤中的步骤操作时，请参阅图40。 此过程假定已选择设备并且其特征已知。
图40 JFET CS放大器
首先，在FET特性曲线的饱和区域中选择Q点。 有关示例，请参阅图40（b）的曲线。 这标志着 VDSQ, VGSQ及 IDQ.
我们现在解决输出回路中的两个电阻， RS 和 RD。 由于有两个未知数，我们需要两个独立的方程。 我们从写作开始 dc 排水源回路周围的KVL方程，
(58)
求解两个电阻器的总和
(59)
(60)
阻力， RD, 是这个等式中唯一未知的。 解决 RD 得到二次方程有两个解，一个是负的，一个是正的。 如果积极的解决方案导致 RD > K1因此暗示消极 RS，必须选择一个新的Q点（即重新启动设计）。 如果积极的解决方案产生 RD < K1，我们可以继续。
现在， RD 众所周知，我们解决 RS 使用等式（59），漏 - 源回路方程。
(61)
RD 和 RS 众所周知，我们只需找到 R1 和 R2.
我们首先重写栅源环路的KVL方程。
(62)
电压， VGS，具有相反的极性 VDD。 因此这个词 IDQRS 必须大于 VGSQ 在数量上。 除此以外， VGG 将具有相反的极性 VDD，根据公式（62），这是不可能的。
我们现在解决 R1 和 R2 假设那个 VGG 发现了 相同的极性 as VDD。 通过查找值来选择这些电阻值 RG 从电流增益方程或输入电阻。 我们解决 R1 和 R2.
(63)
现在假设公式（62）导致a VGG 那有 相反极性的 of VDD。 这是不可能解决的 R1 和 R2。 实际的方法是让 VGG = 0 V.因此， 
。 自 VGG 由公式（62）指定，先前计算的值 RS 现在需要修改。
图41-CS放大器
在图41中，电容器用于旁路一部分 RS，我们开发新的价值 RS 如下：
(64)
价值 RNDC is RS1 + RS2 和价值 R囊 is RS1.
现在我们有了一个新的 RNDC，我们必须重复设计中的几个早期步骤。 我们再次确定 RD 使用KVL作为漏极 - 源极环路。
(65)
设计问题现在变为计算两者之一 RS1 和 RS2 而不是仅找到一个源电阻器。
有了新的价值 RD of K1 -RNDC，我们用公式（60）来表示电压增益表达式 R囊 用于此 ac 方程而不是 RS。 必须在设计过程中添加以下附加步骤：
我们发现 R囊 （这很简单 RS1）来自电压增益方程
(66)
R囊 是这个等式中唯一未知的。 解决这个问题，我们发现
(67)
假设现在 R囊 被发现是积极的，但不到 RNDC。 这是理想的条件
(68)
然后我们的设计就完成了
(69)
假设 R囊 被发现是积极的但是 更大的 比 RNDC。 放大器不能设计为具有所选的电压增益和Q点。 必须选择新的Q点。 如果电压增益过高，则可能无法使用任何Q点实现设计。 可能需要不同的晶体管，或者可能需要使用两个单独的级。
10.2 CD放大器
我们现在介绍CD JFET放大器的设计过程。 指定了以下数量：电流增益，负载电阻和 VDD。 可以指定输入电阻代替电流增益。 在研究以下过程时，请参考图39的电路。 再次提醒您，将理论简化为一系列步骤的过程是此讨论的重要部分，而不是实际步骤。
首先借助图20在FET特性曲线的中心选择一个Q点（“第3章：结型场效应晶体管（JFET）”）。 此步骤确定 VDSQ, VGSQ, IDQ 和 gm.
我们可以通过写入来解决连接到源的电阻 dc 漏极 - 源极环路周围的KVL方程。
(70)
从中我们找到了 dc 价值 RS,
(71)
我们接下来找到了 ac 阻力值， R囊，从重新排列的电流增益方程，方程（55）。
(72)
哪里 RG = Rin. 如果未指定输入电阻，请设为 R囊 = RNDC 并从公式（72）计算输入电阻。 如果输入电阻不够高，可能需要更改Q点位置。
If Rin 如果指定，则需要计算 R囊 来自等式（72）。 在这种情况下， R囊 不同于 RNDC，所以我们绕过部分 RS 用电容器。
我们现在将注意力转向输入偏置电路。 我们确定 VGG 使用等式，
(73)
在源极跟随器FET放大器中没有产生相位反转 VGG 通常与电源电压极性相同。
现在， VGG 众所周知，我们确定的价值观 R1 和 R2 来自Thevenin相当于偏置电路
(74)
在SF中通常有足够的漏极电流来产生抵消JFET栅极所需的负电压所需的相反极性电压。 因此，可以使用正常的分压偏置。
图44 - 带有部分RS旁路的CD放大器
我们现在回到指定输入电阻的问题。 我们可以假设那部分 RS 被绕过，如图44所示，这导致了不同的值 R囊 和 RNDC。 我们使用公式（71）来解决 RNDC。 接下来，我们让 RG 等于指定的值 Rin，并使用公式（72）来解决 R囊.
如果 R囊 以上计算小于 RNDC，设计是通过绕过来完成的 RS2 用电容器。 记住这一点 R囊 = RS1 和 RNDC = RS1 + RS2。 如果另一方面， R囊 大于 RNDC，Q点必须移动到不同的位置。 我们选择较小的 VDS 从而导致增加的电压下降 RS1 + RS2，这使得 RNDC 大。 如果 VDS 不能充分减少 RNDC 比大 R囊，则放大器不能以给定的电流增益进行设计， Rin和FET类型。 必须更改这三个规范中的一个，或者必须使用第二个放大器级来提供所需的增益。
10.3 SF自举放大器
我们现在研究CD放大器的一种变体，称为 SF（或CD）自举FET放大器。 这个电路是SF的一个特例，叫做 自举电路 并在图45中说明。
这里，偏置仅在源电阻器的一部分上产生。 这减少了跨越部分源电阻器的电容器旁路的需要，因此获得了比通常可获得的输入电阻大得多的输入电阻。 这种设计使我们能够利用FET的高阻抗特性，而无需使用高值的栅极电阻， RG.
图46的等效电路用于评估电路操作
图45 - Bootstrap源跟随者
我们假设 iin 足够小以接近电流 RS2 as i1。 然后发现输出电压为
(75)
哪里
(76)
如果有假设的话 iin 无效，由表达式替换
(77)
输入产生的KVL方程 vin 如下：
(78)
目前， i1，是从分流关系中发现的，
(79)
结合方程（79）和（78）得到，
(80)
第二个等式 vin 围绕循环开发 RG 和 RS2 如下所示。
(81)
我们消除 vin 通过将等式（80）设置为等式（81）并求解 iin 获得
(82)
输入电阻， Rin = vin/iin通过将等式（81）除以等式（82）得到结果，
(83)
RG 是这个等式中唯一未知的，所以我们可以求解，
(84)
目前的收益是
(85)
我们现在可以使用先前导出的方程式以及观察结果 RS – RS2 = RS1 为了解决当前的收益。
(86)
电压增益是
(87)
请注意，公式（84）中的分母大于分子，因此显示了分子 RG <（Rin–RS2）。 这证明可以在不具有相同尺寸的情况下获得大的输入电阻 RG.
