HDL調試器:調試VHDL和Verilog代碼

HDL調試器:調試VHDL和Verilog代碼

由於這些語言中的並發進程,調試HDL程序尤其困難。

TINA的一個重要特性是HDL調試器現已集成。

您可以:
  • 按語句執行VHDL和Verilog代碼(步驟)
  • 將子程序作為單個語句執行(Step Over)
  • 添加斷點(切換斷點),連續運行(啟動)並在斷點處停止。
  • 在Watches選項卡下放置變量,信號和其他對象,並在調試期間查看它們的值。
  • 查看HDL調試器窗口底部的Breakpoints和Locals選項卡下的所有斷點和對象。
HDL調試器,圖像1