IBIS模擬

IBIS模擬

Jump to TINA Main Page & General Information 

IBIS模擬

IBIS(輸入/輸出緩衝區信息規範) 是一種提供有關集成電路的輸入/輸出緩衝器的建模信息的方法。 IBIS模型的優點在於,即使對於因任何原因(例如,複雜性,專有信息保護等)製造商無法提供完整設備模型的設備,它們通常也可用。

IBIS模型最常用的一種是信號完整性分析,包括阻抗匹配等。

TINA目前支持最廣泛使用的IBIS 4.2版本。

在TINA中,您可以將IBIS模型轉換為TINA Spice 宏,然後在TINA的任何電路中使用它們。 您還可以完成簡化的數字設備模型 - 例如,帶有IBIS模型的MCU - 以更好地描述其模擬行為。

在下文中,我們將通過在Texas Instrument TMS320C6748 DSP和ADS1259 delta-sigma ADC之間修復信號完整性的示例來展示IBIS模型的使用。

選擇 文件/導入/ IBIS文件(* .ibs), 選擇 c6748zce.ibs 來自< TINA目錄 >\例子\ IBIS.

將顯示以下對話框。 在此對話框中,您可以選擇要導入的模型。

現在選擇 SPI1CLK_GP213 信號,PBFZP18LL_X50_PI_3P3模型(在沒有上拉或下拉的3.3V下操作的單元),以及 典型 價值集。

按確定。 IBIS模型自動轉換為a Spice 宏。

IBIS,圖片2

SPI1CLK_GP213是TMS320C6748芯片的主配置串行時鐘信號,用於驅動AD轉換器,德州儀器ADS1259的SPI時鐘輸入。

選擇 文件/導入/ IBIS文件(* .ibs), 選擇 ads1259.ibs 來自< TINA目錄 >\例子\ IBIS.

將顯示以下對話框。 在此對話框中,您可以選擇要導入的模型。

現在選擇 SCK 輸入信號,DIN_PD_3型號和 馬克斯 值(對於3.3V DVDD電壓範圍)。

按確定。 IBIS模型自動轉換為a Spice 宏。

使用無損傳輸線將DSP I / O緩衝器連接到ADC的輸入。

添加電源和電壓發生器以創建DSP側的時鐘信號。 將用於仿真的電壓引腳放置在信號節點上。

我們將傳輸線參數調整為在四層PCB上佈線的幾英寸微帶跡線。 這會產生cc。 500ps延遲和90歐姆特性阻抗。

來自的文件 <TINA目錄> \ Examples \ IBIS \ TMS320C6748.TSC的阻抗匹配 準備好了。

現在,單擊Analysis,Transient。

DSP發送SPI時鐘信號,阻抗不匹配會產生反射。 結果顯示了該電路仿真中阻抗不匹配產生的反射。

在ADC側(引腳EoTL),電壓超出地和電源電壓,這違反了數字輸入的絕對最大額定值。

為了避免線路末端的過沖和過衝,可以通過在輸出和走線之間插入一個電阻來使驅動器的輸出阻抗與走線阻抗相匹配。

現在讓我們將100Ω電阻與輸出串聯。

再次運行瞬態分析,並通過相互複製重要曲線來比較結果。

現在,我們可以看到使用IBIS模型來理解和發現模擬的關鍵問題有助於解決這個問題。