10。 FET放大器設計
電流– 10. FET放大器設計
上一個 - 9。 FET放大器分析
FET放大器設計
我們現在探討本章前面介紹的FET放大器分析對FET放大器設計的擴展。 我們將嘗試定義設計問題中的未知數，然後開發解決這些未知數的方程。 與大多數電子設計一樣，方程的數量將小於未知數。 建立附加約束以滿足某些總體目標（例如，最小成本，由於參數變化導致的性能變化較小）。
10.1 CS放大器
本節介紹CS放大器的設計步驟。 我們將把JFET和耗盡MOSFET放大器設計減少到一個有組織的程序。 雖然這可能會出現
如果將設計簡化為一個非常常規的過程，則必須使自己確信已了解每個步驟的起源，因為隨後可能需要進行多種更改。 如果您設計CS放大器的全部工作只是無意識地“插入”了我們介紹的步驟，那麼您將失去本討論的重點。 作為工程師，您正在尋求做的事情是 任何監管機構都不批准 常規。 將理論簡化為有組織的方法就是你將要做的事情。 您不會簡單地應用其他人已經為您做過的方法。
假設期望的規格在晶體管的範圍內，則設計放大器以滿足增益要求。 通常指定電源電壓，負載電阻，電壓增益和輸入電阻（或電流增益）。 設計人員的工作是選擇電阻值 R1, R2, RD和 RS。 按照步驟中的步驟操作時，請參閱圖40。 此過程假定已選擇設備並且其特徵已知。
圖40 JFET CS放大器
首先，在FET特性曲線的飽和區域中選擇Q點。 有關示例，請參閱圖40（b）的曲線。 這標誌著 VDSQ, VGSQ和 IDQ.
我們現在解決輸出迴路中的兩個電阻， RS 和 RD。 由於有兩個未知數，我們需要兩個獨立的方程。 我們從寫作開始 dc 排水源迴路周圍的KVL方程，
（58）
求解兩個電阻器的總和
（59）
（60）
阻力， RD, 是這個等式中唯一未知的。 解決 RD 得到二次方程有兩個解，一個是負的，一個是正的。 如果積極的解決方案導致 RD > K1因此暗示消極 RS，必須選擇一個新的Q點（即重新啟動設計）。 如果積極的解決方案產生 RD < K1，我們可以繼續。
現在， RD 眾所周知，我們解決 RS 使用等式（59），漏 - 源迴路方程。
（61）
這款獨特的敏感免洗唇膜採用 Moisture WrapTM 技術和 Berry Mix ComplexTM 成分， RD 和 RS 眾所周知，我們只需找到 R1 和 R2.
我們首先重寫柵源環路的KVL方程。
（62）
電壓， VGS，具有相反的極性 VDD。 因此這個詞 IDQRS 必須大於 VGSQ 在數量上。 除此以外， VGG 將具有相反的極性 VDD，根據公式（62），這是不可能的。
我們現在解決 R1 和 R2 假設那個 VGG 發現了 相同的極性 as VDD。 通過查找值來選擇這些電阻值 RG 從電流增益方程或輸入電阻。 我們解決 R1 和 R2.
（63）
現在假設公式（62）導致a VGG 那有 相反極性的 of VDD。 這是不可能解決的 R1 和 R2。 實際的方法是讓 VGG = 0 V.因此， 
。 以來 VGG 由公式（62）指定，先前計算的值 RS 現在需要修改。
圖41-CS放大器
在圖41中，電容器用於旁路一部分 RS，我們開發新的價值 RS 如下所示：
（64）
的價值 RSDC is RS1 + RS2 和價值 R囊 is RS1.
現在我們有了一個新的 RSDC，我們必須重複設計中的幾個早期步驟。 我們再次確定 RD 使用KVL作為漏極 - 源極環路。
（65）
設計問題現在變為計算兩者之一 RS1 和 RS2 而不是僅找到一個源電阻器。
有了新的價值 RD of K1 -RSDC，我們用公式（60）來表示電壓增益表達式 R囊 用於此 ac 方程而不是 RS。 必須在設計過程中添加以下附加步驟：
我們發現 R囊 （這很簡單 RS1）來自電壓增益方程
（66）
R囊 是這個等式中唯一未知的。 解決這個問題，我們發現
（67）
假設現在 R囊 被發現是積極的，但不到 RSDC。 這是理想的條件
（68）
然後我們的設計就完成了
（69）
假設 R囊 被發現是積極的但是 更大的 比 RSDC。 放大器不能設計為具有所選的電壓增益和Q點。 必須選擇新的Q點。 如果電壓增益過高，則可能無法使用任何Q點實現設計。 可能需要不同的晶體管，或者可能需要使用兩個單獨的級。
10.2 CD放大器
我們現在介紹CD JFET放大器的設計過程。 指定了以下數量：電流增益，負載電阻和 VDD。 可以指定輸入電阻代替電流增益。 在研究以下過程時，請參考圖39的電路。 再次提醒您，將理論簡化為一系列步驟的過程是此討論的重要部分，而不是實際步驟。
首先借助圖20在FET特性曲線的中心選擇一個Q點（“第3章：結型場效應晶體管（JFET）”）。 此步驟確定 VDSQ, VGSQ, IDQ 和 gm.
我們可以通過寫入來解決連接到源的電阻 dc 漏極 - 源極環路周圍的KVL方程。
（70）
從中我們找到了 dc 值 RS,
（71）
我們接下來找到了 ac 阻力值， R囊，從重新排列的電流增益方程，方程（55）。
（72）
哪裡 RG = Rin. 如果未指定輸入電阻，請設為 R囊 = RSDC 並從公式（72）計算輸入電阻。 如果輸入電阻不夠高，可能需要更改Q點位置。
If Rin 如果指定，則需要計算 R囊 來自等式（72）。 在這種情況下， R囊 不同於 RSDC，所以我們繞過部分 RS 用電容器。
我們現在將注意力轉向輸入偏置電路。 我們確定 VGG 使用等式，
（73）
在源極跟隨器FET放大器中沒有產生相位反轉 VGG 通常與電源電壓極性相同。
現在， VGG 眾所周知，我們確定的價值觀 R1 和 R2 來自Thevenin相當於偏置電路
（74）
在SF中通常有足夠的漏極電流來產生抵消JFET柵極所需的負電壓所需的相反極性電壓。 因此，可以使用正常的分壓偏置。
圖44 - 帶有部分RS旁路的CD放大器
我們現在回到指定輸入電阻的問題。 我們可以假設那部分 RS 被繞過，如圖44所示，這導致了不同的值 R囊 和 RSDC。 我們使用公式（71）來解決 RSDC。 接下來，我們讓 RG 等於指定的值 Rin，並使用公式（72）來解決 R囊.
如果 R囊 以上計算小於 RSDC，設計是通過繞過來完成的 RS2 用電容器。 記住這一點 R囊 = RS1 和 RSDC = RS1 + RS2。 如果另一方面， R囊 大於 RSDC，Q點必須移動到不同的位置。 我們選擇較小的 VDS 從而導致增加的電壓下降 RS1 + RS2，這使得 RSDC 大。 如果 VDS 不能充分減少 RSDC 比大 R囊，則放大器不能以給定的電流增益進行設計， Rin和FET類型。 必須更改這三個規範中的一個，或者必須使用第二個放大器級來提供所需的增益。
10.3 SF自舉放大器
我們現在研究CD放大器的一種變體，稱為 SF（或CD）自舉FET放大器。 這個電路是SF的一個特例，叫做 自舉電路 並在圖45中說明。
這裡，偏置僅在源電阻器的一部分上產生。 這減少了跨越部分源電阻器的電容器旁路的需要，因此獲得了比通常可獲得的輸入電阻大得多的輸入電阻。 這種設計使我們能夠利用FET的高阻抗特性，而無需使用高值的柵極電阻， RG.
圖46的等效電路用於評估電路操作
圖45 - Bootstrap源跟隨者
我們假設 iin 足夠小以接近電流 RS2 as i1。 然後發現輸出電壓為
（75）
哪裡
（76）
如果有假設的話 iin 無效，由表達式替換
（77）
輸入產生的KVL方程 vin 如下所示：
（78）
目前， i1，是從分流關係中發現的，
（79）
結合方程（79）和（78）得到，
（80）
第二個等式 vin 圍繞循環開發 RG 和 RS2 如下。
（81）
我們消除 vin 通過將等式（80）設置為等式（81）並求解 iin 獲得
（82）
輸入電阻， Rin = vin/iin通過將等式（81）除以等式（82）得到結果，
（83）
RG 是這個等式中唯一未知的，所以我們可以求解，
（84）
目前的收益是
（85）
我們現在可以使用先前導出的方程式以及觀察結果 RS - RS2 = RS1 為了解決當前的收益。
（86）
電壓增益是
（87）
請注意，公式（84）中的分母大於分子，因此顯示了分子 RG <（Rin - RS2）。 這證明可以在不具有相同尺寸的情況下獲得大的輸入電阻 RG.
