3。 結型場效應晶體管(JFET)

結型場效應晶體管(JFET)

與結型場效應晶體管(JFET)相比,MOSFET具有許多優點。 值得注意的是,MOSFET的輸入電阻高於JFET的輸入電阻。 出於這個原因,選擇MOSFET有利於JFET,適用於大多數應用。 儘管如此,JFET仍然在有限的情況下使用,尤其是模擬應用。

我們已經看到增強型MOSFET需要非零柵極電壓來形成導通溝道。 沒有施加的柵極電壓,沒有多數載流子電流可以在源極和漏極之間流動。 相反,JFET控制兩個歐姆接觸之間的現有通道中的多數載流子電流的電導。 它通過改變器件的等效電容來實現。

儘管我們在不使用先前為MOSFET得出結果的情況下採用JFET的方法,但我們會看到兩種器件在操作上有許多相似之處。 在第6節“ MOSFET與JFET的比較”中總結了這些相似之處。

JFET的物理結構示意圖如圖13所示。 與BJT一樣,JFET是三端器件。 它基本上只有一個 pn 門和通道之間的連接而不是BJT中的兩個連接(儘管看起來有兩個 pn 如圖13所示,它們通過將柵極端子連接在一起而並聯連接。 因此,它們可以被視為單個結。

n- 通道JFET,如圖14(a)所示,是用一條帶構成的 n兩種材料 p類型的材料擴散到條帶中,每側一個。 該 p-channel JFET有一條帶 p兩種材料 n - 類型材料擴散到條帶中,如圖13(b)所示。 圖13還顯示了電路符號。

為了深入了解JFET的操作,讓我們連接 n-channel JFET到外部電路如圖14(a)所示。 正電源電壓, VDD,應用於排水管(這類似於 VCC BJT的供電電壓,並且源連接到公共(地)。 門電源電壓, VGG,應用於門(這類似於 VBB 為BJT)。

JFET的物理結構

圖13- JFET的物理結構

VDD 提供漏源電壓, vDS,導致漏電流, iD,從排放到源。 由於柵極 - 源極結被反向偏置,因此產生零柵極電流。 漏極電流, iD等於源電流,存在於被 p型門。 柵極 - 源極電壓, vGS,等於,創造一個 耗盡區 在通道中減小通道寬度。 這反過來又增加了漏極和源極之間的電阻。

n溝道JFET

圖14 –連接到外部電路的n溝道JFET

我們考慮使用JFET操作 vGS = 0,如圖14(b)所示。 漏極電流, iD,通過 n - 從漏極到源極的通道導致沿溝道的電壓降,漏極 - 柵極結處的電位更高。 漏極 - 柵極結處的這個正電壓反向偏置 pn 結點並產生耗盡區,如圖14(b)中的陰影區域所示。 當我們增加 vDS,漏極電流, iD,也增加了,如圖15所示。

該動作導致較大的耗盡區和漏極與源極之間的溝道電阻增加。 如 vDS 如果進一步增加,則達到耗盡區切斷漏極邊緣處的整個溝道並且漏極電流達到其飽和點的點。 如果我們增加 vDS 超越這個點, iD 保持相對穩定。 飽和漏極電流值 VGS = 0是一個重要參數。 它是 漏源飽和電流, IDSS。 我們發現它 KVT2 用於耗盡型MOSFET。 從圖15可以看出,增加 vDS 超越這個所謂的渠道 夾斷 點( - VP, IDSS)導致非常輕微的增加 iDiD-vDS 特徵曲線幾乎變平(即 iD 保持相對穩定 vDS 進一步增加)。 回想起那個 VT (現在指定 VP)是負面的 n - 通道設備。 當漏極電壓達到剝離點(飽和區域)以外的操作, VDS,大於 - VP (見圖15)。 舉個例子,讓我們說吧 VP = -4V,這意味著漏極電壓, vDS,必須大於或等於 - ( - 4V),以使JFET保持在飽和(正常工作)區域。

該描述表明JFET是耗盡型器件。 我們期望其特性與耗盡MOSFET的特性相似。 然而,有一個重要的例外:雖然可以在增強模式下操作耗盡型MOSFET(通過施加正值) vGS 如果設備是 n-channel)這在JFET型器件中是不實用的。 在實踐中,最大化 vGS 自從以來大約限制在0.3V pn在這個小的正向電壓下,結仍然基本上被截止。

圖15 - iDvDS 特徵 n通道JFET(VGS = 0V)

3.1 JFET柵極 - 源極電壓變化

在上一節中,我們開發了 iD-vDS 特徵曲線 VGS = 0。 在本節中,我們考慮完整 iD-vDS 各種價值觀的特徵 vGS。 注意,在BJT的情況下,特徵曲線(iC-vCE)有 iB 作為參數。 FET是一種電壓控制器件 vGS 做控制。 圖16顯示了 iD-vDS 兩者的特徵曲線 n- 渠道和 p通道JFET。

圖16-iD-vDS JFET的特性曲線

隨著增加  (vGS 對...更負面 n-channel,更積極的一個 p- 通道)形成耗盡區,並且為了較低的值而實現夾斷 iD。 因此對於 n圖16(a)的通道JFET,最大值 iD 減少 IDSS as vGS 變得更加消極。 如果 vGS 進一步減少(更負面),價值 vGS 到達之後 iD 無論價值如何,都將為零 vDS。 這個值 vGS 叫做 VGS(OFF), 或者 夾斷電壓 (Vp)。 的價值 Vp 是負面的 n-channel JFET和正面a p通道JFET。 Vp 可以比較 VT 用於耗盡型MOSFET。

3.2 JFET傳輸特性

傳輸特性是漏極電流的曲線, iD,作為漏極 - 源極電壓的函數, vDSvGS 等於一組恆定電壓(vGS 圖3(a)中的-2V,-1,-0V,16V)。 傳遞特性幾乎與其值無關 vDS 自從JFET達到夾斷後, iD 對於增加值而言,它仍然相對恆定 vDS。 從中可以看出這一點 iD - vDS 圖16的曲線,其中每條曲線的值大致為平坦 vDS>Vp.

在圖17中,我們展示了傳輸特性和 iD-vDS 的特徵 n通道JFET。 我們用一個共同點來描繪這些 iD 軸顯示如何從另一個獲得一個。 轉移特徵可以從擴展中獲得 iD-vDS 曲線如圖17中的虛線所示。確定飽和區域中傳輸特性的最有用方法是具有以下關係式(Shockley方程):


(16)

因此,我們只需知道 IDSSVp 確定整個特徵。 製造商的數據表通常會提供這兩個參數,因此可以構建傳輸特性。 Vp 在製造商的規格表中顯示為 VGS(OFF)。 注意 iD 飽和(即變為常數)為 vDS 超過通道夾斷所需的電壓。 這可以表示為等式 vDS,坐在 對於 每個 曲線如下:


(17)

As vGS 變得更負,夾斷發生在較低的值 vDS 並且飽和電流變小。 線性操作的有用區域是高於夾斷並低於擊穿電壓。 在這個地區, iD 飽和,其價值取決於 vGS,根據公式(16)或傳遞特性。

圖17 - JFET傳輸特性曲線

轉移和 iD-vDS JFET的特性曲線如圖17所示,與BJT的相應曲線不同。 由於兩者之間的線性關係,BJT曲線可以表示為均勻間隔以獲得基極電流的均勻步長 iCiB。 JFET和MOSFET沒有類似於基極電流的電流,因為柵極電流為零。 因此,我們被迫展示曲線族 iDvDS,這種關係非常非線性。

第二個差異涉及特徵曲線的歐姆區域的大小和形狀。 回想一下,在使用BJT時,我們通過避免使用較低的5%值來避免非線性操作 vCE (即, 飽和區域)。 我們看到JFET的歐姆區寬度是柵極 - 源極電壓的函數。 歐姆區域非常線性,直到膝蓋發生接近夾斷。 這個地區被稱為 歐姆區 因為當在這個區域使用晶體管時,它的行為類似於歐姆電阻,其值由值決定 vGS。 隨著柵極至源極電壓幅度的減小,歐姆區的寬度增大。 我們還從圖17中註意到,擊穿電壓是柵極至源極電壓的函數。 實際上,為了獲得合理的線性信號放大,我們必須僅利用這些曲線的相對較小的部分–線性工作區域位於有效區域內。

As vDS 從零開始增加,在每條曲線上出現斷點,超過該斷點,漏極電流增加很少 vDS 繼續增加。 在該漏極 - 源極電壓值處,發生夾斷。 夾斷值在圖17中標記,並且用虛線曲線連接,該曲線將歐姆區域與有源區域分開。 如 vDS 繼續增加超過夾斷,達到漏極和源極之間的電壓變得如此之大的點 雪崩擊穿 發生。 (這種現像也發生在二極管和BJT中)。 在故障點, iD 急劇增加,而增幅微不足道 vDS。 這種擊穿發生在柵極 - 溝道結的漏極端。 因此,當漏極 - 柵極電壓時, vDG,超過擊穿電壓(BVGDS 為了 pn 交叉),雪崩發生[for vGS = 0 V]。 此時, iD-vDS 特徵表現出圖17右側所示的奇特形狀。

夾斷電壓和雪崩擊穿之間的區域稱為 有源區,放大器工作區,飽和區, 或者 夾斷區域。 歐姆區域(夾斷前)通常稱為 三極管區域,但它有時被稱為 電壓控制區。 當需要可變電阻器和開關應用時,JFET在歐姆區域中工作。

擊穿電壓是一個函數 vGS 以及訴DS。 隨著柵極和源極之間電壓的大小增加(對於柵極和源極的電壓更大) n- 渠道更積極 p-channel),擊穿電壓降低(見圖17)。 同 vGS = Vp,漏極電流為零(漏電流小),並且 vGS = 0,漏極電流飽和一個值,


(18)

IDSS飽和漏極 - 源極電流.

在夾斷和擊穿之間,漏極電流飽和並且不會隨著函數的變化而明顯改變 vDS。 在JFET通過夾斷工作點後,其值為 iD 可以從特徵曲線或從等式中獲得


(19)

該等式的更準確版本(考慮到特徵曲線的微小斜率)如下:


(20)

λ 類似於 λ 用於MOSFET和1 /VA 對於BJT。 以來 λ 很小,我們假設  。 這證明省略了等式中的第二個因子並使用近似值進行偏置和大信號分析。

飽和漏極 - 源極電流, IDSS,是溫度的函數。 溫度對溫度的影響 Vp 不大。 然而, IDSS 隨著溫度的升高,降低幅度與25的100%一樣多o 溫度升高。 甚至更大的變化發生在 VpIDSS 因為製造過程略有不同。 通過查看2N3822附錄中的最大值可以看出這一點 IDSS 是10 mA,最小值是2 mA。

本節中的電流和電壓用於表示 n通道JFET。 a的值 p-channel JFET與給出的相反 n-渠道。

3.3 JFET小信號交流模型

可以按照與MOSFET相同的程序導出JFET小信號模型。 該模型基於方程(20)的關係。 如果我們只考慮 ac 我們有電壓和電流的組成部分


(21)

公式(21)中的參數由偏導數給出,


(22)

結果模型如圖18所示。 注意,該模型與先前導出的MOSFET模型相同,除了值 gmro 使用不同的公式計算。 實際上,公式是相同的,如果 Vp 替代 VT.

圖18 – JFET小信號交流模型

設計一個JFET放大器,Q點為 dc 偏置電流可以圖形方式確定,或者通過假設晶體管的夾斷模式使用電路分析來確定。 該 dc Q點的偏置電流應介於30%和70%之間 IDSS。 這將Q點定位在特徵曲線的最線性區域中。

之間的關係 iDvGS 可以在無量綱圖上繪製(即,歸一化曲線),如圖20所示。

該圖的垂直軸是 iD/IDSS 而橫軸是 vGS/Vp。 曲線的斜率是 gm.

將靜態值定位在線性工作區域中心附近的合理程序是選擇和。 從圖6.20中註意到,它接近曲線的中點。 接下來,我們選擇。 這為 vds 保持晶體管處於夾斷模式。

圖20 - iD/IDSSvGS/Vp

我們可以從圖20曲線的斜率或使用公式(22)找到Q點處的跨導。 如果我們使用這個程序,跨導參數由下式給出,


(23)

記住這個值 gm 取決於這個假設 ID 設置為一半 IDSSVGS 。 0.3Vp。 這些值通常代表了設置JFET靜態值的良好起點。