5。 MOSFET集成電路
電流– 5. MOSFET集成電路
上一個 - 4。 FET放大器配置和偏置
MOSFET集成電路
當MOSFET晶體管被製造為集成電路的一部分時，實際考慮需要電路配置的兩個主要變化。 首先，由於尺寸小，分立放大器中使用的大耦合和旁路電容實際上不能在集成電路中製造。 我們通過製造直接耦合放大器來克服這個缺點。
第二個主要變化是我們不能輕易地製造用作偏置電路一部分的電阻器。 相反，我們使用由MOS晶體管組成的有源負載和電流源。
集成電路使用NMOS和PMOS電路。 CMOS在數字電路中更常見，而NMOS通常用於更高密度的IC（即，每個芯片具有更多功能）。
模擬有源負載利用了MOS特性曲線的斜率。 圖23顯示了兩種類型的活動負載。 在圖23（a）中，我們顯示了NMOS增強負載，而23（b）顯示了NMOS耗盡負載。 圖中還顯示了相關的特性曲線。
圖23 - 活動負載
對於NMOS增強負載，電壓和電流之間的關係由下式給出
（29）
此配置的等效電阻為1 /gm，其中跨導的值是在偏置點處應用的值。
NMOS耗盡負載具有等效電阻，該等效電阻由下式給出的特性的斜率確定
（30）
MOSFET集成電路的5.1偏置
現在我們有兩種模擬有效負載的技術，我們可以解決偏置問題。 我們在任何電路配置中使用有源負載代替負載電阻。 為了展示分析這些技術，我們考慮使用增強負載的NMOS放大器，如圖24所示。
標有晶體管 Q2 取代 RD 我們之前的電路。 為了確定靜態工作點，我們使用與第4節“ FET放大器配置和偏置”相同的技術，只是用增強負載圖形特性代替了電阻負載線。 也就是說，我們需要找到FET晶體管特性與負載線方程的同時解。 我們可以以圖形方式執行此操作，如圖25所示。
參數曲線是放大晶體管Q的特性曲線1。 有源負載的電壓與電流特性， Q2 是圖23的那些。 輸出電壓， v出，是區別 VDD 和有效負載兩端的電壓。 有源負載中的電流與放大晶體管中的漏極電流相同。 因此，我們通過採用圖23特徵的移位鏡像來構造載荷線。 工作點是該曲線與適當的晶體管特性曲線的交點。 我們需要找到柵極 - 源極電壓，以了解選擇哪條晶體管曲線。 正如我們接下來將看到的，輸入偏置電壓通常由有源電流源代替。
圖25 - Q點的圖形解決方案
現在我們知道如何模擬有源負載，我們將注意力轉移到產生參考電流，以用作輸入偏置電路的一部分。 這些電流源的使用方式與我們用於BJT放大器偏置的方式大致相同。
圖26 - 當前鏡像
我們分析MOSFET 電流鏡。 當前鏡像如圖26所示。 假設兩個晶體管完全匹配。 輸出電流是漏極電流 Q2和參考電流驅動器 Q1。 如果晶體管完全匹配，則輸出電流將恰好等於參考電流。 這是正確的，因為晶體管並聯連接。 就像BJT電流鏡一樣，可以通過在參考電阻兩端施加參考電壓來生成參考電流，如圖26（b）所示。
將各種子電路放在一起（即有源負載和參考電流）會產生圖27的CMOS放大器。
該放大器的增益由下式給出
（31）
圖27 - CMOS放大器
5.2身體效果
我們對“ 2.節”的討論。 “金屬氧化物半導體FET（MOSFET）”是指MOSFET的基板（或主體）。 該底物在建立通道中起重要作用。 在分立MOSFET的操作中，主體通常連接到電源。 在這種情況下，基闆對設備的操作沒有直接影響，並且適用本章前面介紹的曲線。
當MOSFET作為集成電路的一部分製造時，情況會發生變化。 在這種情況下，每個單獨晶體管的襯底不與其他襯底隔離。 實際上，襯底通常在芯片上的所有MOSFET之間共享。 在PMOS IC中，共享襯底將連接到最正的源極端子，而在NMOS中，它連接到地（或者如果存在則連接到負電源）。 這在每個晶體管的源極和主體之間建立了反向偏壓。 這種反向偏壓的作用是改變操作特性。 例如，在 n- 通道設備，它有效地提高了門檻（VT）。 閾值變化的量取決於物理參數和設備構造。 對於NMOS，這種變化可以近似為
（32）
在等式（32）中，γ是在約0.3和1（V之間）之間變化的器件參數-1/2). VSB 是源-體電壓，是 費米潛力。 這是材料的特性，矽的典型值是0.3 V.