SystemVerilog 仿真
Verilog A和AMS仿真
Jump to TINA Main Page & General Information
SystemVerilog 是 Verilog 硬件描述語言的擴展,也包含在 TINA 中。
在 TINA 中,SystemVerilog 自動轉換為 SystemC,可以使用 MS Visual Studio 進行編譯,提供非常快速和優化的代碼。 您可以在 TINA 的 Examples\HDL\SystemVerilog 文件夾中找到幾個電路示例。