• 跳轉到TINA主頁和一般信息 

• VHDL仿真
• Verilog模擬
• Verilog-A和AMS仿真
• SystemVerilog 仿真
• SystemC仿真

VHDL AMS 是 VHDL 硬件描述語言的擴展，也包含在 TINA 中。 這包括 A模擬和 M固定-S信號擴展 (AMS) 到純數字 VHDL 語言，以模擬模擬和混合信號系統。 您可以在 TINA 的 Examples\HDL\VHDL-AMS 文件夾中找到幾個電路示例。

VHDL-AMS 示例：