10. FET pastiprinātāja dizains
PAŠREIZ - 10. FET pastiprinātāja dizains
PREVIOUS- 9. FET pastiprinātāju analīze
FET pastiprinātāja dizains
Tagad mēs pētām FET pastiprinātāju analīzes paplašināšanu, kas tika parādīta šajā nodaļā, par FET pastiprinātāju dizainu. Mēs centīsimies noteikt nezināmos dizainparauga problēmas un pēc tam izstrādāt vienādojumus šo nezināmo problēmu risināšanai. Tāpat kā vairumā elektronikas dizainu, vienādojumu skaits būs mazāks par nezināmo skaitu. Papildu ierobežojumi ir noteikti, lai sasniegtu noteiktus vispārējus mērķus (piem., Minimālās izmaksas, mazākas izmaiņas darbībā parametru izmaiņu dēļ).
10.1 CS pastiprinātājs
Šajā sadaļā ir parādīta CS pastiprinātāja konstrukcijas procedūra. Mēs samazināsim JFET un MOSFET pastiprinātāja izsīkumu organizētai procedūrai. Kamēr tas var šķist
samaziniet dizainu līdz ļoti ikdienas procesam, jums jāpārliecina, ka saprotat katra soļa izcelsmi, jo vēlāk var būt nepieciešamas vairākas variācijas. Ja viss, ko jūs darāt, lai izveidotu CS pastiprinātāju, ir nepārdomāti “pieslēgties” mūsu piedāvātajām darbībām, jums pietrūkst visas šīs diskusijas būtības. Kā inženieris jūs cenšaties darīt lietas, kas ir nav rutīnas. Teorijas samazināšana uz organizētu pieeju ir tas, ko jūs darīsiet. Jūs ne tikai piemērosiet citas pieejas, ko citi jau ir izdarījuši.
Pastiprinātāji ir paredzēti, lai apmierinātu pastiprināšanas prasības, pieņemot, ka vēlamās specifikācijas atrodas tranzistora diapazonā. Parasti tiek norādīts barošanas spriegums, slodzes pretestība, sprieguma pieaugums un ieejas pretestība (vai strāvas pieaugums). Dizainera uzdevums ir izvēlēties pretestības vērtības R1, R2, RD, un RS. Skatiet attēlā 40, veicot procedūras soļus. Šī procedūra paredz, ka ierīce ir izvēlēta un tās pazīmes ir zināmas.
Attēls 40 JFET CS pastiprinātājs
Pirmkārt, atlasiet Q punktu FET raksturīgo līkņu piesātinājuma apgabalā. Piemēru skatiet 40 (b) attēlā. Tas identificē VDSQ, VGSQ, un IDQ.
Tagad mēs risinām abus rezistorus izejas cilpā, RS un RD. Tā kā ir divi nezināmi, mums ir nepieciešami divi neatkarīgi vienādojumi. Mēs sākam rakstot dc KVL vienādojums ap drenāžas avota cilpu,
(58)
Risinājums abu rezistoru summai
(59)
(60)
Pretošanās, RD, ir vienīgais nezināms šajā vienādojumā. Atrisiniet RD rezultāts ir kvadrātiskais vienādojums ar diviem risinājumiem, viens negatīvs un viens pozitīvs. Ja rezultāts ir pozitīvs RD > K1tādējādi negatīvs RS, jāizvēlas jauns Q punkts (ti, restartējiet dizainu). Ja pozitīvais šķīdums iznāk RD < K1, mēs varam turpināt.
Tagad, RD ir zināms, mēs atrisinām RS izmantojot vienādojumu (59), cilpas līdz avota vienādojumu.
(61)
ar RD un RS zināms, mums ir tikai jāatrod R1 un R2.
Mēs sākam pārrakstīt KVL vienādojumu vārtu avota cilpai.
(62)
Spriegums, VGS, ir pretēja polaritāte VDD. Tādējādi šis termins IDQRS ir lielāks nekā VGSQ apjomā. Pretējā gadījumā VGG būs pretējs polaritāte no VDD, kas nav iespējams saskaņā ar vienādojumu (62).
Mēs tagad risinām R1 un R2 pieņemot, ka VGG ir atrasts tas pats polaritāte as VDD. Šīs rezistora vērtības tiek izvēlētas, nosakot vērtību RG no pašreizējā pieauguma vienādojuma vai no ieejas pretestības. Mēs atrisinām R1 un R2.
(63)
Pieņemsim, ka vienādojums (62) rada a VGG tas ir pretēja polaritāte of VDD. Nav iespējams atrisināt R1 un R2. Praktiskais veids, kā rīkoties, ir ļaut VGG = 0 V. Tādējādi 
. Kopš VGG ir norādīts ar vienādojumu (62), kas iepriekš tika aprēķināta RS tagad ir jāmaina.
Attēls 41 - CS pastiprinātājs
41 attēlā, kur kondensatoru izmanto, lai apietu daļu RS, mēs izstrādājam jaunu vērtību RS šādi:
(64)
Vērtība RSdc is RS1 + RS2 un vērtību RPūslītis is RS1.
Tagad, kad mums ir jauns RSdc, mums ir jāatkārto vairāki agrākie posmi projektā. Mēs atkal nosakām RD izmantojot KVL drenāžas-avota cilpai.
(65)
Tagad dizaina problēma kļūst par abu aprēķināšanas problēmu RS1 un RS2 tā vietā, lai atrastu tikai vienu avota rezistoru.
Ar jaunu vērtību RD of K1 - RSdc, mēs ejam uz vienādojuma (60) sprieguma pieauguma izteiksmi ar RPūslītis to izmanto ac vienādojums, nevis RS. Projektēšanas procedūrai jāpievieno šādas papildu darbības:
Mēs atradām RPūslītis (Tas ir vienkārši RS1) no sprieguma pieauguma vienādojuma
(66)
RPūslītis ir vienīgais nezināms šajā vienādojumā. Atrodam šo problēmu
(67)
Pieņemsim, ka tagad RPūslītis ir pozitīvs, bet mazāks par RSdc. Tas ir vēlamais stāvoklis kopš
(68)
Tad mūsu dizains ir pilnīgs un
(69)
Pieņemsim, ka RPūslītis ir pozitīvs, bet lielāka nekā RSdc. Spiediena pastiprinātāju nevar izveidot ar sprieguma pieaugumu un Q-punktu, kā izvēlēts. Jāizvēlas jauns Q-punkts. Ja sprieguma pieaugums ir pārāk augsts, iespējams, nav iespējams veikt dizainu ar jebkuru Q punktu. Var būt vajadzīgs cits tranzistors vai var būt nepieciešama divu atsevišķu posmu izmantošana.
10.2 CD pastiprinātājs
Tagad mēs piedāvājam CD JFET pastiprinātāja projektēšanas procedūru. Ir norādīti šādi daudzumi: strāvas stiprums, slodzes pretestība un VDD. Strāvas pastiprinājuma vietā var norādīt ieejas pretestību. Izpētot šo procedūru, skatiet 39. attēla shēmu. Vēlreiz mēs jums atgādinām, ka teorijas reducēšana uz soļu kopumu ir svarīga šīs diskusijas sastāvdaļa, nevis faktiskie soļi.
Vispirms ar 20. attēla palīdzību izvēlieties Q punktu FET raksturlīkņu centrā (“3. nodaļa: Savienojuma lauka tranzistors (JFET)”). Šis solis nosaka VDSQ, VGSQ, IDQ un gm.
Mēs varam atrisināt pretestību, kas savienota ar avotu, rakstot dc KVL vienādojums ap noteces-avota cilpu.
(70)
no kuras mēs atrodam dc vērtība RS,
(71)
Mēs nākamreiz atrodam ac pretestības vērtība, RPūslītis, no pārkārtojamā strāvas pastiprinājuma vienādojuma, vienādojums (55).
(72)
kur RG = Rin. Ja ieejas pretestība nav norādīta, ļaujiet RPūslītis = RSdc un aprēķina ieejas pretestību no vienādojuma (72). Ja ieejas pretestība nav pietiekami augsta, var būt nepieciešams mainīt Q-punkta atrašanās vietu.
If Rin ir norādīts, ir nepieciešams aprēķināt RPūslītis no vienādojuma (72). Šādos gadījumos RPūslītis atšķiras no RSdc, tāpēc mēs apiet daļu RS ar kondensatoru.
Tagad mēs pievēršam uzmanību ievades slīpuma shēmai. Mēs nosakām VGG izmantojot vienādojumu,
(73)
Neviena fāzes inversija netiek ražota avota sekotāja FET pastiprinātājā un VGG parasti ir tāds pats polaritāte kā barošanas spriegumam.
Tagad, VGG ir zināms, mēs nosakām vērtības R1 un R2 no slīpuma shēmas Thevenin ekvivalenta
(74)
SF parasti ir pietiekami daudz, lai attīstītu pretējo polaritātes spriegumu, kas nepieciešams, lai kompensētu JFET vārtiem nepieciešamos negatīvos spriegumus. Tāpēc var izmantot normālu sprieguma sadalījumu.
Attēls 44 - CD pastiprinātājs ar daļu no RS apiet
Tagad mēs atgriežamies ar ievades pretestības noteikšanas problēmu. Mēs varam pieņemt, ka tā daļa RS tiek apiets, kā tas ir 44 attēlā, kas noved pie dažādām vērtībām RPūslītis un RSdc. Mēs izmantojam vienādojumu (71), lai atrisinātu RSdc. Tālāk mēs ļaujam RG vienāds ar norādīto vērtību Rinun izmantojiet vienādojumu (72), lai to atrisinātu RPūslītis.
ja RPūslītis iepriekš aprēķinātais ir mazāks par RSdc, dizains tiek veikts, apejot RS2 ar kondensatoru. Atcerieties, ka RPūslītis = RS1 un RSdc = RS1 + RS2. Ja, no otras puses, RPūslītis ir lielāks par RSdc, Q-punkts jāpārvieto uz citu vietu. Mēs izvēlamies mazāku VDS tādējādi palielinot spriegumu RS1 + RS2, Kas padara RSdc lielāks. Ja VDS nevar tikt pietiekami samazināts RSdc lielāks nekā RPūslītis, tad pastiprinātāju nevar projektēt ar doto strāvas pastiprinājumu, Rinun FET veids. Viena no šīm trim specifikācijām ir jāmaina vai jāizmanto otrais pastiprinātāja posms, lai nodrošinātu nepieciešamo palielinājumu.
10.3 SF Bootstrap pastiprinātājs
Tagad mēs pārbaudām CD pastiprinātāja, kas pazīstams kā SF (vai CD) bootstrap FET pastiprinātājs. Šī shēma ir īpašs gadījums, kad SF sauc par bootstrap ķēde un parādīts 45 attēlā.
Šeit novirze tiek veidota tikai avota rezistora daļā. Tas samazina nepieciešamību pēc kondensatora apvedceļa pāri avota rezistora daļai un tādējādi sasniedz daudz lielāku ieejas pretestību nekā parasti. Šis dizains ļauj mums izmantot FET augstās pretestības īpašības, neizmantojot augstu vārtu rezistora vērtību, RG.
46 attēla ekvivalentu ķēdi izmanto, lai novērtētu ķēdes darbību
Attēls 45 - Bootstrap avota sekotājs
Mēs pieņemam, ka iin ir pietiekami mazs, lai tuvinātu pašreizējo RS2 as i1. Tad tiek konstatēts, ka izejas spriegums ir
(75)
kur
(76)
Ja par to ir pieņemts iin nav derīgs, tiek aizstāts ar izteicienu
(77)
KVL vienādojums pie ienesīguma vin šādi:
(78)
Pašreizējais, i1, tiek atrasta no pašreizējās dalītāja attiecībām,
(79)
Vienādojumu (79) un (78) kombinācija,
(80)
Otrais vienādojums vin tiek veidota ap cilpu RG un RS2 sekojoši.
(81)
Mēs likvidējam vin iestatot vienādojumu (80) vienādojumā (81) un atrisiniet iin lai iegūtu
(82)
Ieejas pretestība, Rin = vin/iin, tiek atrasts, dalot vienādojumu (81) ar vienādojumu (82) ar rezultātu,
(83)
RG ir vienīgais nezināms šajā vienādojumā, lai mēs varētu atrisināt,
(84)
Pašreizējais ieguvums ir
(85)
Tagad mēs varam izmantot iepriekš atvasinātos vienādojumus kopā ar novērojumu, ka RS - RS2 = RS1 lai atrisinātu pašreizējo ieguvumu.
(86)
Sprieguma pieaugums ir
(87)
Ņemiet vērā, ka saucējs vienādojumā (84) ir lielāks par skaitītāju, tādējādi parādot to RG <(Rin-RS2). Tas pierāda, ka lielu ieejas pretestību var sasniegt bez tādas pašas kārtības kā RG.
