КСНУМКС. Дизајн ФЕТ појачала
СТРУЈА - 10. Дизајн појачала ФЕТ
ПРЕВИОУС- КСНУМКС. ФЕТ Амплифиер аналисис
Дизајн ФЕТ појачала
Сада истражујемо проширење анализе ФЕТ појачала представљене раније у овом поглављу на дизајн ФЕТ појачала. Покушаћемо да дефинишемо непознанице у дизајнерском проблему, а затим развијемо једначине за решавање ових непознаница. Као иу већини дизајна електронике, број једнаџби ће бити мањи од броја непознатих. Додатна ограничења су успостављена да би се испунили одређени општи циљеви (нпр. Минимални трошкови, мање варијације у перформансама услед промене параметара).
КСНУМКС ЦС појачало
Поступак дизајнирања ЦС појачала приказан је у овом поглављу. Ми ћемо редуковати ЈФЕТ и дизајнирање МОСФЕТ појачала на организовани поступак. Док ово изгледа
свести дизајн на врло рутински процес, морате се уверити да разумете порекло сваког корака, јер ће накнадно бити потребно неколико варијација. Ако све што требате да направите да бисте појачали ЦС појачало јесте да се непромишљено „укључите“ у кораке које представљамо, пропуштате целу поенту ове дискусије. Као инжењер тражите да радите ствари које јесу не рутину. Смањење теорије на организован приступ је оно што ћете радити. Нећете једноставно примијенити приступе које су други већ учинили за вас.
Појачала су дизајнирана да задовоље захтеве појачања претпостављајући да су жељене спецификације у домету транзистора. Обично су наведени напон напајања, отпор оптерећења, појачање напона и улазни отпор (или појачање струје). Посао дизајнера је да одабере вредности отпора R1, R2, RD, и RS. Погледајте слику КСНУМКС док пратите кораке у процедури. Ова процедура претпоставља да је уређај изабран и да су његове карактеристике познате.
Слика КСНУМКС ЈФЕТ ЦС појачало
Прво изаберите К-тачку у области засићења карактеристичних кривуља ФЕТ-а. За примјер погледајте кривуље на слици КСНУМКС (б). Ово идентификује VДСК, VГСК, и IDQ.
Сада решавамо два отпорника у излазној петљи, RS RD. Пошто постоје две непознате, потребна су нам две независне једначине. Почињемо са писањем dc КВЛ једначина око одводне петље,
(58)
Решење за суму приноса два отпорника
(59)
(60)
Отпор, RD, је једина непозната у овој једначини. Солвинг фор RD резултира квадратном једначином која има два решења, једно негативно и једно позитивно. Ако позитивно решење резултира RD > K1, што имплицира негатив RS, мора се изабрати нова К-тачка (тј. поново покренути дизајн). Ако позитивно решење донесе RD < K1, можемо наставити.
Сада када RD је познато, решавамо RS користећи Екуатион (КСНУМКС), једнаџбу петље одвода до извора.
(61)
sa RD RS познато, само треба да нађемо R1 R2.
Почињемо са преписивањем КВЛ једначине за лооп-соурце петљу.
(62)
Напон, VGSод супротног поларитета VDD. Тако је термин IDQRS мора бити већи од VГСК у величини. Иначе, VGG од супротног поларитета VDD, што није могуће према једначини (КСНУМКС).
Сада решавамо R1 R2 под претпоставком да VGG фоунд хас тхе исти поларитет as VDD. Ове вредности отпорника се бирају на основу вредности RG из једначине појачања струје или из улазног отпора. Ми решавамо R1 R2.
(63)
Претпоставимо сада да Екуатион (КСНУМКС) резултира а VGG који има супротног поларитета of VDD. Није могуће решити R1 R2. Практичан начин да се настави је пустити VGG = КСНУМКС В. Тако, 
. Од VGG је одређен помоћу једначине (КСНУМКС), претходно израчунате вредности RS сада треба да се измени.
Слика КСНУМКС - ЦС појачало
На слици КСНУМКС, где се користи кондензатор за заобилажење дела RS, развијамо нову вредност RS као што следи:
(64)
Вредност RСдц is RS1 + RS2 и вредност RКеса is RS1.
Сада када имамо нови RСдц, морамо поновити неколико претходних корака у дизајну. Још једном утврдимо RD користећи КВЛ за петљу одвода до извора.
(65)
Проблем дизајна сада постаје један од калкулација оба RS1 RS2 уместо проналажења само једног извора отпорника.
Са новом вредношћу за RD of K1 - Р.Сдц, идемо на експресију напонског појачања једначине (КСНУМКС) са RКеса користи за ово ac једначина, а не RS. Сљедећи додатни кораци морају бити додани у поступак дизајна:
Налазимо RКеса (што је једноставно RS1) из једначине напона
(66)
RКеса је једина непозната у овој једначини. Решавајући ово, налазимо
(67)
Претпоставимо сада RКеса је позитивно, али мање од RСдц. Од тада је то пожељно стање
(68)
Онда је наш дизајн комплетан и
(69)
Претпостављам да RКеса је позитивно али већа него RСдц. Појачало се не може пројектовати са напонским појачањем и К-тачком као што је изабрано. Нова К-тачка мора бити изабрана. Ако је напон појачан превисок, можда неће бити могуће извршити дизајн са било којом К-тачком. Можда ће бити потребан другачији транзистор или ће бити потребна употреба два одвојена ступња.
КСНУМКС ЦД појачало
Сада представљамо процедуру дизајна за ЦД ЈФЕТ појачало. Наведене су следеће количине: струјна добит, отпор оптерећења и VDD. Улазни отпор се може навести уместо тренутног појачања. Погледајте коло на слици 39 док проучавате следећи поступак. Још једном вас подсећамо да је процес свођења теорије на низ корака важан део ове расправе, а не стварни кораци.
Прво изаберите К-тачку у центру ФЕТ карактеристичних кривих уз помоћ слике 20 („Поглавље 3: Спојни пољски транзистор (ЈФЕТ)“). Овај корак одређује VДСК, VГСК, IDQ gm.
Можемо да решимо за отпорник који је повезан са извором писањем dc КВЛ једначина око одводне петље.
(70)
из које налазимо dc вредност RS,
(71)
Следеће ћемо пронаћи ac вредност отпора, RКеса, из реорганизоване једначине струје, Екуатион (КСНУМКС).
(72)
где RG = Rin. Ако улазни отпор није специфициран, допустите RКеса = RСдц и израчунати улазни отпор из једначине (КСНУМКС). Ако улазни отпор није довољно висок, можда ће бити потребно промијенити положај К-точке.
If Rin је наведено, потребно је израчунати RКеса из једначине (КСНУМКС). У таквим случајевима, RКеса је другачији од RСдц, тако да заобилазимо део RS са кондензатором.
Сада скрећемо пажњу на коло улаза. Ми одређујемо VGG коришћењем једначине,
(73)
Не постоји фазна инверзија у изворном ФЕТ појачалу и VGG обично је исте поларности као и напон напајања.
Сада када VGG је познато, ми одредимо вредности R1 R2 из Тхевенин еквивалента струјних кругова
(74)
Обично постоји довољно струје одвода у СФ-у за развој напона супротног поларитета који је потребан да би се надокнадили негативни напони који су потребни ЈФЕТ вратима. Због тога се може користити нормално одступање напона.
Слика КСНУМКС - ЦД појачало са дијелом РС заобилазним
Сада се враћамо на проблем специфицирања улазног отпора. Можемо претпоставити тај део RS се заобилази, као на слици КСНУМКС, што доводи до различитих вредности RКеса RСдц. Користимо Екуатион (КСНУМКС) за решавање RСдц. Следеће, пустимо RG једнака наведеној вредности од Rinи користите Екуатион (КСНУМКС) за решавање RКеса.
Ако RКеса израчунати изнад је мањи од RСдц, дизајн се постиже заобилажењем RS2 са кондензатором. Запамтите да RКеса = RS1 RСдц = RS1 + RS2. Ако, с друге стране, RКеса је већи од RСдц, К-тачка се мора померити на другу локацију. Ми бирамо мањи VDS на тај начин се повећава напон RS1 + RS2, Што чини RСдц веће. Ако VDS не може се у довољној мери смањити RСдц већи од RКеса, тада појачало не може бити пројектовано са датим тренутним појачањем, Rinи ФЕТ тип. Једна од ове три спецификације мора бити промењена, или се мора користити друга фаза појачала да би се обезбедила потребна добит.
КСНУМКС СФ Боотстрап Амплифиер
Сада ћемо испитати варијацију ЦД појачала познатог као СФ (или ЦД) боотстрап ФЕТ појачало. Овај круг је посебан случај СФ-а који се зове боотстрап цирцуит и илустровано је на слици КСНУМКС.
Овде је пристраност развијена само кроз део извора отпорника. Ово смањује потребу за обилазницом кондензатора преко дијела изворног отпорника и тако постиже много већи улазни отпор него што се уобичајено може постићи. Овај дизајн нам омогућава да искористимо карактеристике високе импедансе ФЕТ-а без употребе високе вредности отпорника капије, RG.
Еквивалентно коло на слици КСНУМКС се користи за процену рада круга
Слика КСНУМКС - Боотстрап соурце фолловер
То претпостављамо iin је довољно мали да би приближио струју у RS2 as i1. Затим се утврди да је излазни напон
(75)
где
(76)
Ако је претпоставка о томе iin не важи, замењује се изразом
(77)
КВЛ једначина на улазним приносима vin као што следи:
(78)
Струја, i1, пронађено је из односа тренутног дивидера,
(79)
Комбиновање једнаџби (КСНУМКС) и (КСНУМКС) приноса,
(80)
Друга једначина за vin се развија око петље RG RS2 као што следи.
(81)
Ми елиминишемо vin постављањем Екуатион (КСНУМКС) једнаким Екуатион (КСНУМКС) и решити за iin за добијање
(82)
Улазни отпор, Rin = vin/iin, налази се дијељењем једнаџбе (КСНУМКС) с једнаџбом (КСНУМКС) с резултатом,
(83)
RG је једина непозната у овој једначини, тако да можемо да решимо да добијемо,
(84)
Тренутни добитак је
(85)
Сада можемо користити једнаџбе изведене раније заједно са запажањем RS - RS2 = RS1 да би се решио тренутни добитак.
(86)
Добитак напона је
(87)
Имајте у виду да је именилац у једначини (КСНУМКС) већи од нумератора, што показује да RG <(Rin-RS2). Ово доказује да се велики улазни отпор може постићи без истог реда величине као RG.
