10. FET Amplifikat dizayni
OQIDA - 10. FET kuchaytirgich dizayni
PREVIOUS - 9. FET Amfisi tahlil qilish
FET Amplifikat dizayni
Keling, FET amplifikatörlerinin dizayni uchun ushbu bobda taqdim etilgan FET amplifikatörü tahlilining kengaytmasini ko'rib chiqaylik. Biz dizayndagi noma'lumlikni aniqlab olishga harakat qilamiz, keyin esa bu noma'lum shaxslarni hal qilish uchun tenglamalar ishlab chiqamiz. Ko'pgina elektronik dizayni singari, tenglamalar soni noma'lum sonlardan kam bo'ladi. Qo'shimcha cheklashlar muayyan umumiy maqsadlarga erishish uchun (masalan, minimal xarajat, parametr o'zgarishlari natijasida ishlashning kamroq o'zgarishi) uchun belgilanadi.
10.1 The CS Amplifier
Ushbu qismda CS yükselticisinin dizayn jarayoni etiladi. JFETni va MOSFET kuchaytirgichining kamaytirilishini tartibga solinadi. Bu ko'rinishi mumkin
dizaynni odatdagi jarayonga qisqartirish, har bir qadamning kelib chiqishini tushunishingizga o'zingizni ishontirishingiz kerak, chunki keyinchalik bir nechta o'zgarishlar talab qilinishi mumkin. Agar siz CS kuchaytirgichini loyihalashtirish uchun qiladigan barcha narsalar, o'ylamasdan biz taqdim etgan qadamlarga "ulanish" bo'lsa, unda siz ushbu munozaraning barcha mazmunini sog'inasiz. Muhandis sifatida siz mavjud narsalarni qilishni qidirmoqdasiz yo'q muntazam. Nazariya usulini nazariy jihatdan kamaytirish sizning nima qilmoqchiligidir. Siz boshqalar siz uchun qilgan barcha yondashuvlarni qo'llashingiz mumkin emas.
Kuchaytirgichlar kerakli xususiyatlar tranzistor oralig'ida bo'lsa, daromad talablarini qondirish uchun mo'ljallangan. Odatda ta'minot kuchlanishi, yuk qarshiligi, kuchlanish kuchayishi va kirish qarshiligi (yoki oqim kuchlanishi) ko'rsatiladi. Dizaynerning vazifasi qarshilik qiymatlarini tanlashdir R1, R2, RDva RS. Jarayondagi qadamlarni bajarish uchun shakl 40-ga qarang. Ushbu protsedura, bir qurilma tanlanganligini va uning xususiyatlari xabardorligini taxmin qiladi.
Shakl 40 JFET koeffitsienti
Birinchidan, FET xarakterli egri chiziqlari sathida Q nuqtasini tanlang. Misol uchun, shakl 40 (b) chizmalariga qarang. Bu aniqlaydi VDSQ, VGSQva IDQ.
Endi biz ikkita rezistorni chiqish loopida hal qilamiz, RS va RD. Ikkita noma'lum bo'lganimiz uchun ikkita mustaqil tenglama talab etiladi. Biz yozishni boshlaymiz dc Drenaj manbai atrofida KVL tenglama,
(58)
Ikki rezistorning yig'indisi uchun echish hosil bo'ladi
(59)
(60)
Qarshilik, RD, bu tenglamada yagona noma'lum. Uchun echim RD ikkita eritma, bitta salbiy va bitta ijobiy bo'lgan kvadrat tenglamaga olib keladi. Agar ijobiy yechim paydo bo'lsa RD > K1, demak salbiy ta'sir ko'rsatadi RS, yangi Q nuqtasi tanlangan bo'lishi kerak (ya'ni, dizaynni qayta ishga tushiring). Ijobiy eritma hosil bo'lsa RD < K1, biz davom ettira olamiz.
Endi bu RD ma'lum, biz hal qilamiz RS Tenglama (59) dan foydalanib, drenajga manba loop tenglamasi.
(61)
bilan RD va RS ma'lum, biz faqat topishimiz kerak R1 va R2.
Biz darvoza manbai uchun KVL tenglamasini qayta yozish orqali boshlaymiz.
(62)
Voltaj, VGS, qarama-qarshi polariteydir VDD. Shunday qilib, atama IDQRS katta bo'lishi kerak VGSQ magnitda. Aks holda, VGG qarshi qutbga ega bo'ladi VDD, bu tenglama (62) bo'yicha mumkin emas.
Endi biz hal qilmoqdamiz R1 va R2 deb o'ylayman VGG topildi xuddi shu kutupluluk as VDD. Ushbu qarshilik qiymatlari qiymatini topish orqali tanlanadi RG hozirgi daromad tenglamasidan yoki kirish qarshiligidan. Biz hal qilmoqdamiz R1 va R2.
(63)
Keling, bu tenglama (62) natijalari a VGG bu bor qarama qarshi polarizatsiya of VDD. Buni hal qilishning iloji yo'q R1 va R2. Davom etishning amaliy usuli - bu yo'l VGG = 0 V. Shunday qilib, 
. Chunki VGG Denklem (62) tomonidan oldindan hisoblash qiymati bilan aniqlanadi RS Endi o'zgartirish kerak.
Shakl 41 - CS yükselticisi
Shakl 41da, bu erda bir kondansatörning bir qismini almashtirish uchun foydalaniladi RS, biz yangi qiymatini rivojlantiramiz RS quyidagicha:
(64)
Qiymati RSdc is RS1 + RS2 va qiymati RSAC is RS1.
Endi bizda yangi narsa bor RSdc, dizayndagi bir nechta qadamlarni takrorlashimiz kerak. Yana bir bor aniqlaymiz RD drenaj manbaiga o'tish uchun KVL dan foydalanish.
(65)
Dizayn muammolari endi ikkalasini ham hisoblab chiqadi RS1 va RS2 Faqat bitta manba qarshiligini topish o'rniga.
Yangi qiymat bilan RD of K1 - RSdc, biz Tenglama (60) bilan kuchlanishning oshib ketishi ifodasini topamiz RSAC Buning uchun ishlatilgan ac emas, balki tenglama RS. Dizayn jarayoniga quyidagi qo'shimcha qadamlar qo'shilishi kerak:
Biz topamiz RSAC (oddiygina RS1) kuchlanish muvozanatining tenglamasidan
(66)
RSAC bu tenglamada yagona noma'lum. Buning echimini topamiz
(67)
Keling, bu haqda o'ylab ko'ring RSAC ijobiy deb topildi, ammo kam RSdc. Bu shu paytgacha kerakli shart
(68)
Keyin bizning dizaynimiz tugallangan
(69)
Buni tasavvur qiling RSAC ammo ijobiy deb topildi katta dan RSdc. Kuchaytirgich kuchlanish va Q-nuqtasi tanlanganligi bilan loyihalash mumkin emas. Yangi Q-nuqtasi tanlangan bo'lishi kerak. Agar kuchlanish darajasi juda yuqori bo'lsa, dizaynni biron-bir Q nuqtasi bilan amalga oshirish mumkin emas. Turli xil tranzistorlar talab qilinishi mumkin yoki ikki alohida bosqichdan foydalanish talab qilinishi mumkin.
10.2 CD-Amplifikateri
Keling, JFET CD-amplifikatatorining dizayn protsedurasini taqdim etamiz. Quyidagi miqdorlar ko'rsatilgan: joriy daromad, yuk qarshilik va VDD. Joriy daromad o'rniga kirish qarshiligi ko'rsatilishi mumkin. Quyidagi protsedurani o'rganayotganda 39-rasm sxemasiga murojaat qiling. Yana bir bor eslatib o'tamizki, nazariyani bir qator bosqichlarga qisqartirish jarayoni ushbu munozaraning muhim bosqichidir - haqiqiy qadamlar emas.
Dastlab 20-rasm yordamida FET xarakterli egri chiziqlari markazida Q nuqtasini tanlang ("3-bob: Junction field-effect transistor (JFET)"). Ushbu qadam belgilaydi VDSQ, VGSQ, IDQ va gm.
Resursga bog'langan rezistorni yozib, uni echib olishimiz mumkin dc Drenaj-to-manba ko'chasi atrofida KVL tenglama.
(70)
biz undan topamiz dc qiymati RS,
(71)
Keyin bizni topamiz ac qarshilik qiymati, RSAC, Qaytgan joriy daromad tenglamasidan, Denktsiya (55).
(72)
qayerda RG = Rin. Agar kirish qarshiligi aniqlanmasa, ruxsat bering RSAC = RSdc va tenglama (72) dan kirish qarshiligini hisoblash. Agar kirish qarshiligi etarli bo'lmasa, Q nuqtasi o'rnini o'zgartirish kerak bo'lishi mumkin.
If Rin hisoblab chiqish kerak RSAC Tenglama (72) dan. Bunday hollarda, RSAC farq qiladi RSdc, shuning uchun biz bir qismini aylanib o'tamiz RS kondansatkich bilan
Keling, e'tiborimizni asosiy bias davriga aylantiramiz. Biz aniqlaymiz VGG Tenglama yordamida,
(73)
Resurslar FET amplifikatatorida va hech qanday o'zgarishlar invertratsiyasi ishlab chiqarilmaydi VGG odatda besleme voltajı bilan bir xil polariteye ega.
Endi bu VGG ma'lum, biz qiymatlarini aniqlaymiz R1 va R2 bios qurilmasining Thevenin ekvivalentidan
(74)
Odatda, JFET eshigi tomonidan zarur bo'lgan salbiy kuchlanishlarni bartaraf etish uchun zarur bo'lgan qarama-qarshi polarit kuchlanishini rivojlantirish uchun SFda etarli drenaj oqimi mavjud. Shu sababli, oddiy voltaj taqsimotiga moslashish mumkin.
Shakl 44 - RS qismini chetlab o'tgan CD-amplifikatator
Endi biz kirish qarshiligini aniqlash masalasiga qaytamiz. Buning bir qismi deb taxmin qilishimiz mumkin RS 44 shaklida bo'lgani kabi, turli xil qiymatlarni olib keladi RSAC va RSdc. Biz hal qilish uchun Denklem (71) dan foydalanamiz RSdc. Keyin biz ruxsat beramiz RG belgilangan qiymatiga teng Rin, va hal qilish uchun Tenglama (72) dan foydalaning RSAC.
agar RSAC yuqorida hisoblangan kichikroq RSdc, dizayni bypass orqali bajariladi RS2 kondansatkich bilan Unutmang RSAC = RS1 va RSdc = RS1 + RS2. Boshqa tomondan, RSAC dan kattaroq RSdc, Q nuqtasi boshqa joyga ko'chirilishi kerak. Biz kichikroq tanlaymiz VDS shuning uchun kuchlanish kuchayib boradi RS1 + RS2, shuning uchun RSdc katta. Agar VDS bajarish uchun etarlicha kamaytirilmaydi RSdc katta RSAC, keyin kuchaytirgichni oqim kuchi bilan loyihalash mumkin emas, Rin, FET turi. Ushbu uchta xususiyatdan biri o'zgartirilishi yoki kerakli daromadni ta'minlash uchun ikkinchi kuchaytirgich bosqichini qo'llash kerak.
10.3 SF Bootstrap amplifikatatori
Biz hozirda ma'lum bo'lgan CD-amplifikatatorining o'zgarishini ko'rib chiqamiz SF (yoki CD) bootstrap FET amplifikatatori. Ushbu elektronlik SF deb nomlangan alohida holat hisoblanadi bootstrap devori va shakl 45 da ko'rsatilgan.
Bu erda manba manba qarshiligining faqat bir qismida ishlab chiqilgan. Bu manba qarshilik qismida bir kondansatör bypassının ehtiyojini pasaytiradi va shuning uchun odatda erishish mumkin bo'lgan juda katta kirish direncine ega bo'ladi. Ushbu dizayn bizga FETning yuqori impedans xususiyatlaridan yuqori eshik qarshiligini ishlatmasdan, RG.
Shakl 46 ning ekvivalent davri elektron operatsiyasini baholash uchun ishlatiladi
Shakl 45 - Bootstrap manba izdoshi
Biz shuni taxmin qilamiz iin oqimning taxminiy qiymati taxminan yetarli emas RS2 as i1. Chiqish kuchlanishi keyinchalik aniqlanadi
(75)
qayerda
(76)
Agar taxminlar bo'lsa iin haqiqiy emas, ifoda bilan almashtiriladi
(77)
Kirish rentabellikdagi KVL tenglama vin quyidagicha:
(78)
Joriy, i1, joriy-ajratuvchi munosabatlaridan topiladi,
(79)
Tenglamalarni birlashtirish (79) va (78) rentabellik,
(80)
Ikkinchi tenglama vin pastadir atrofida ishlab chiqilgan RG va RS2 quyidagicha.
(81)
Biz yo'q qilamiz vin (80) tenglamani (81) tenglashtirib, hal qilish iin olish uchun
(82)
Kirish qarshilik, Rin = vin/iin, tenglama (81) tenglama (82) tenglama (XNUMX) natijasi bilan bo'lish orqali topiladi,
(83)
RG bu tenglamada yagona noma'lum, shuning uchun biz,
(84)
Joriy daromad
(85)
Keling, ilgari olingan tenglamalarning kuzatish bilan birgalikda foydalanishimiz mumkin RS - RS2 = RS1 mavjud daromadni hal qilish uchun.
(86)
Tarmoq kuchlanishi
(87)
E'tibor bering, tenglikdagi mezonlar (84) raqamdan kattaroqdir, shuning uchun uni ko'rsatadi RG <(Rin-RS2). Bu shunga o'xshash, katta kirish qarshiligiga bir xil buyurtmaning hajmiga ega bo'lmasdan erishish mumkin RG.
