2. Metal-oxide Semiconductor FET (MOSFET)

Metal-oxide Semiconductor FET (MOSFET)

Ang metal-oxide semiconductor FET (MOSFET) ay isang apat na terminal na aparato. Ang mga terminal ay ang pinagmulan (S), gate (G) at alisan ng tubig (D). ang substrate or katawan bumubuo sa ikaapat na terminal. Ang MOSFET ay itinayo gamit ang gate terminal na insulated mula sa channel na may dielectric na dioxide sa silikon. Maaaring alinman sa MOSFETs pag-ubos or pagpapahusay mode. Tinutukoy namin ang dalawang terminong ito sa ilang sandali.

MOSFET: n-channel na pag-ubos

Figure 1 - n-channel na pagbabawas ng MOSFET

MOSFETs minsan tinutukoy bilang IGFETs (Insulated Gate Patlang-Epekto Transistors) dahil sa SiO2 layer na ginagamit bilang isang insulator sa pagitan ng gate at ang substrate. Sinisimulan namin ang aming pagsusuri sa MOSFET-mode na pag-ubos. Tulad ng alinman sa BJTs npn or PNP, Ang MOSFETs ay maaaring alinman n-channel (NMOS) o p-channel (PMOS). Ang Figure 1 ay naglalarawan ng pisikal na istraktura at simbolo para sa isang n-mag-ubos ng MOSFET. Pansinin na ang substrate ay konektado sa source terminal. Ito ay halos palaging magiging kaso.

Ang pag-ubos ng MOSFET ay itinayo gamit ang isang Physical channel na ipinasok sa pagitan ng alisan ng tubig at ang pinagmulan. Bilang isang resulta, kapag ang isang boltahe, vDS, ay inilalapat sa pagitan ng alisan ng tubig at pinagmulan, isang kasalukuyang, iD, umiiral sa pagitan ng alisan ng tubig at pinagmulan kahit na ang terminal ng gate G ay nananatiling hindi nakakaalam (vGS = 0 V).

Ang pagtatayo ng n-mag-ubos ng channel MOSFET ay nagsisimula sa p-doped silikon. Ang n-doped source at maubos ang mga balon na bumubuo ng mga koneksyon sa mababang paglaban sa pagitan ng mga dulo ng n- channel, tulad ng ipinapakita sa Figure 1. Ang isang manipis na layer ng silikon dioxide ay idineposito na sumasaklaw sa lugar sa pagitan ng pinagmulan at ang alisan ng tubig. Ang SiO2 ay isang insulator. Ang aluminyo layer ay idineposito sa silicon dioxide insulator upang bumuo ng gate terminal. Sa operasyon, isang negatibo vGS tinutulak ang mga elektron sa labas ng rehiyon ng channel, sa ganyan ang pag-ubos ng channel. Kailan vGS umabot sa isang tiyak na boltahe, VT, ang channel ay pinched off. Mga positibong halaga ng vGS dagdagan ang laki ng channel, na nagreresulta sa isang pagtaas ng kasalukuyang alisan ng tubig. Ang pag-ubos MOSFET ay maaaring gumana sa alinman sa positibo o negatibong mga halaga ng vGS. Dahil ang gate ay insulated mula sa channel, ang gate kasalukuyang ay negligibly maliit (sa pagkakasunud-sunod ng 10-12 A).

MOSFET: pag-ubos ng p-channel

Figure 2 - p-channel na pagbabawas ng MOSFET

Ang Figure 2 ay maihahambing sa Figure 1, maliban na nabago namin ang n-mga channel deployment MOSFET sa a p-mag-ubos ng MOSFET.

Ang n-Ang pagpapalawak ng channel Ang MOSFET ay isinalarawan sa Figure 3 kasama ang simbolo ng circuit. Ito ang pinaka karaniwang ginagamit na paraan ng field-effect transistor.

n-channel enhancement MOSFET

Figure 3 - n-channel enhancement MOSFET

Ang nAng pagpapataas ng channel na MOSFET ay naiiba sa depletion MOSFET sa pamamagitan ng hindi pagkakaroon ng manipis n-layer. Ito ay nangangailangan ng isang positibong boltahe sa pagitan ng gate at ang pinagmulan upang magtatag ng isang channel. Ang channel na ito ay nabuo sa pamamagitan ng pagkilos ng isang positibong gate-to-source boltahe, vGS, na umaakit ng mga electron mula sa rehiyon ng substrate sa pagitan ng n-doped drain at ang pinagmulan. Positibo vGS nagiging sanhi ng mga electron na makaipon sa ibabaw sa ilalim ng layer ng oksido. Kapag ang boltahe ay umabot sa isang limitasyon, VT, sapat na bilang ng mga elektron ang naaakit sa rehiyong ito upang gawin itong kumilos tulad ng isang pagsasagawa n-channel. Walang napapanahong alisan ng tubig kasalukuyang, iD umiiral hanggang vGS Lumagpas ang VT.

Ang Figure 4 ay maihahambing sa Figure 3, maliban na nabago namin ang n-mag-upgrade ng channel MOSFET sa isang p-mag-upgrade ng channel MOSFET.

p-channel enhancement MOSFET

Figure 4 - p-channel enhancement MOSFET

Bilang buod, ipinakikita ng pamilyang MOSFET ang pagkilala iD laban sa vGS mga kurba na ipinapakita sa Figure 5. Ang bawat katangian ng curve ay binuo na may sapat na alisan ng tubig-source boltahe vDS  upang mapanatili ang aparato sa normal na operating area ng iD laban sa vDS curves. Ang talakayan sa mga susunod na seksyon ay magtatakda ng boltahe ng threshold VT para sa parehong mga enhancement MOSFETs at pag-ubos MOSFETs.

Larawan 5 -  iD laban sa vGS mga katangian ng MOSFET pamilya para sa sapat na alis ng pinagmumulan boltahe VDS

2.1 Enhancement-Mode MOSFET Terminal Characteristics

Ngayon na ipinakita namin ang pangunahing istraktura at batayan para sa pagpapatakbo ng MOSFET, gumagamit kami ng isang diskarte upang suriin ang pag-uugali ng terminal ng aparato ng pagpapahusay-mode. Gumawa muna tayo ng ilang mga pangkalahatang pagmamasid mula sa Larawan 1. Isipin ang normal na daloy ng kasalukuyang sa MOSFET na mula sa kanal patungo sa mapagkukunan (tulad ng sa BJT, nasa pagitan ito ng kolektor at emitter). Tulad ng sa npn BJT, dalawang back-to-back diodes ay umiiral sa pagitan ng alisan ng tubig at pinagmulan. Samakatuwid, dapat nating ilapat ang mga panlabas na voltages sa gate upang pahintulutan ang kasalukuyang daloy sa pagitan ng alisan ng tubig at ang pinagmulan.

Kung babantayan namin ang pinagmulan, at mag-aplay ng positibong boltahe sa gate, ang boltahe ay mabisa ang gate-to-source boltahe. Ang positibong boltahe ng gate ay umaakit ng mga electron at nagtatanggal ng mga butas. Kapag lumampas ang boltahe sa threshold (VT), ang sapat na mga electron ay naaakit upang bumuo ng isang pagsasagawa ng channel sa pagitan ng alisan ng tubig at pinagmulan. Sa puntong ito, ang transistor ay lumiliko at ang kasalukuyang ay isang function ng pareho vGS at vDS. Dapat itong malinaw na VT ay isang positibong numero para sa isang n-mag-channel na aparato, at isang negatibong numero para sa isang p-mag-channel na aparato.

Sa sandaling ang isang channel ay nilikha (ibig sabihin, vGS >VT), ang kasalukuyang daloy ay maaaring mangyari sa na channel sa pagitan ng alisan ng tubig at pinagmulan. Ang kasalukuyang daloy ay depende sa vDS, ngunit depende rin ito sa vGS. Kailan vGS bahagya lamang lumampas sa boltahe threshold, napakakaunting kasalukuyang maaaring daloy. Bilang vGS Ang pagtaas sa kabila ng threshold, ang channel ay naglalaman ng higit pang mga carrier at mas mataas na alon ang posible. Ang Figure 6 ay nagpapakita ng ugnayan sa pagitan iD at vDS saan vGS ay isang parameter. Tandaan na para sa vGS mas mababa kaysa sa threshold, walang kasalukuyang daloy. Para sa mas mataas vGS, ang relasyon sa pagitan iD at vDS ay tinatayang linear na nagpapahiwatig na ang MOSFET behaves tulad ng isang risistor na ang pagtutol ay depende sa vGS.

Figure 6 -iD laban sa vDS para sa isang enhancement-mode n-Mannel channel MOSFET vDS ay maliit

Ang mga curve ng Figure 6 ay parang mga tuwid na linya. Gayunpaman, hindi sila magpapatuloy bilang tuwid na mga linya kung kailan vDS ay nagiging mas malaki. Tandaan na ang isang positibong gate boltahe ay ginagamit upang lumikha ng channel ng pagpapadaloy. Ginagawa ito sa pamamagitan ng pag-akit ng mga elektron. Ang positibong patak ng boltahe ay ginagawa ang parehong bagay. Habang papalapit kami sa dulo ng channel, ang boltahe ay lumilikha ng channel approach vGS-vDS yamang ang dalawang pinagmumulan ay sumasalungat sa isa't isa. Kapag ang pagkakaiba na ito ay mas mababa sa VT, ang channel ay hindi na umiiral para sa buong puwang sa pagitan ng pinagmulan at alisan ng tubig. Ang channel ay napipigilan sa dulo ng alisan ng tubig, at karagdagang pagtaas sa vDS hindi magreresulta sa anumang pagtaas sa iD. Ito ay kilala bilang normal na operating rehiyon o lunod rehiyon na ipinapakita sa Figure 7 sa pamamagitan ng pahalang na seksyon ng katangian curves. Kapag ang pagkakaiba ay mas malaki kaysa sa VT, tinatawag namin itong ang triode mode, dahil ang mga potensyal sa lahat ng tatlong mga terminal ay malakas na nakakaapekto sa kasalukuyang.

Ang nakaraang talakayan ay humahantong sa mga operating curve ng Figure 7.

Figure 7 -iD laban sa vGS para sa isang enhancement-mode na MOSFET

Ang paglipat sa pagitan ng triode at ang normal na operating area (tinukoy bilang rehiyon ng saturation at madalas na nakilala bilang operasyon sa mode ng pakurot-off) ng operasyon ay ipinapakita bilang dashed linya sa Figure 7, kung saan


(1)

Sa hangganan ng triode rehiyon, ang mga tuhod ng mga alon ay humigit-kumulang sundin ang kaugnayan,


(2)
Sa Equation (2), K ay isang pare-pareho para sa isang ibinigay na aparato. Ang halaga nito ay depende sa mga sukat ng aparato at ang mga materyales na ginamit sa pagtatayo nito. Ang pare-pareho ay ibinigay ng,


(3)
Sa ganitong equation, μn ang electron mobility; Coksido, ang kapasidad ng oksido, ay ang kapasidad sa bawat yunit ng lugar ng gate; W ang lapad ng gate; L ang haba ng gate. Ang equation ay nagpapahiwatig ng isang kumplikado at di-linear na relasyon sa pagitan iD at ang dalawang voltages, vDS at vGS. Dahil gusto namin ang alisan ng tubig upang mag-iba-iba nang humigit-kumulang sa linearly vGS (independiyenteng ng vDS), ang FET ay hindi karaniwang ginagamit sa triode rehiyon.

Nais namin ngayon na makahanap ng equation para sa mga operating curve sa rehiyon ng saturation. Maaari naming itatag ang mga halaga sa paglipat sa pagitan ng triode at saturation region sa pamamagitan ng pagsusuri ng Equation (2) sa paglipat (tuhod). Yan ay,


(4)
Ang equation na ito ay nagtatatag ng magnitude ng kasalukuyang alisan ng tubig sa hangganan (dashed line sa Figure 8) bilang isang function ng gate-to-source boltahe vGS. Kung kinakailangan, maaari naming isaalang-alang ang bahagyang slope ng mga katangian curves sa saturation rehiyon sa pamamagitan ng pagdaragdag ng isang linear factor.


(5)
Sa Equation (5), λ ay isang maliit na pare-pareho (ang slope ng malapit na pahalang na seksyon ng katangian curves na ipinapakita sa Figure 8). Ito ay karaniwang mas mababa sa 0.001 (V-1). Pagkatapos


(6)

Ang lahat ng aming nakaraang diskusyon ay nakitungo sa NMOS transistor. Talakayin natin ngayon ang mga kinakailangang pagbabago para sa PMOS. Para sa PMOS, ang mga halaga ng vDS ay magiging negatibo. Bukod pa rito, upang lumikha ng isang channel sa PMOS, .

Figure 8 - Mga katangian ng terminal ng isang MOSFET transistor

Ang tanging pagbabago mula sa mga katangian ng mga transistors ng NMOS (Figure 7) ay ang pahalang na axis na ngayon -vDS sa halip ng + vDS, at ang parametric curves ay kumakatawan sa mas mataas na alisan ng tubig kasalukuyang bilang boltahe gate nababawasan (sa halip ng pagtaas para sa NMOS transistor). Ang mga kurva para sa pagtaas ng mga kasalukuyang halaga ay tumutugma sa mas negatibong gate boltahe. Kailan vGS > VT, ang transistor ay cut-off. Para sa pagpapahusay ng PMOS, VT ay negatibo, at para sa pag-ubos PMOS, VT ay positibo.

Ang equation para sa kasalukuyang sa triode transition ng rehiyon para sa PMOS transistor ay magkapareho sa na ng NMOS. Yan ay,


(7)
Tandaan na ang vGS at vDS ay parehong negatibong dami. Ang equation para sa saturation region sa PMOS transistor ay magkapareho din sa na ng NMOS. Yan ay,


(8)

Tandaan na ang λ ay negatibo para sa PMOS transistors dahil ang rate ng pagbabago ng curve () ay negatibo.

Ang pagkuha ng bahagyang hinalaw ng magkabilang panig ng Equation (6) na may paggalang sa vGS, , makuha namin


(9)
Mas gusto namin ang halaga ng gm upang maging tapat, lalo na para sa mga malalaking signal swings. Gayunpaman, maaari lamang naming maituturing ang kundisyong ito kung gagamitin namin ang FET para sa mga maliliit na application ng signal. Para sa mga malalaking kondisyon ng signal, ang pagbaluktot ng waveform ay maaaring hindi katanggap-tanggap sa ilang mga application.

2.2 Depletion-Mode MOSFET

Ang nakaraang seksyon ay nakitungo sa MOSFET ng pagpapahusay-mode. Binabanggit namin ngayon ito sa MOSFET-mode na pag-ubos. Para sa n-mode ng pagpapalawak ng channel, upang makakuha ng isang channel na kailangan naming mag-aplay ng positibong boltahe sa gate. Ang boltahe na ito ay kailangang sapat na malaki upang pilitin ang sapat na bilang ng mga mobile na mga electron upang makabuo ng isang kasalukuyang sa isang sapilitan channel.

Figure 9 - Pag-ubos mode n-channel MOSFET

Sa n-channel depletion-mode MOSFET, hindi namin kailangan ang positibong boltahe na ito dahil mayroon kaming isang pisikal na nakatanim na channel. Pinapayagan kaming magkaroon ng kasalukuyang pagitan ng mga terminal ng alisan ng tubig at mapagkukunan kahit na may mga negatibong boltahe na inilapat sa gate. Siyempre, mayroong isang limitasyon sa dami ng negatibong boltahe na maaaring mailapat sa gate habang mayroon pa ring kasalukuyang daloy sa pagitan ng alisan ng tubig at mapagkukunan. Ang limitasyong ito ay muling kinilala bilang boltahe ng threshold, VT. Ang pagbabago mula sa mode ng pagpapahusay ay ang gate-to-source na boltahe ay maaari na ngayong maging negatibo o positibo, tulad ng ipinakita sa Larawan 9.

Ang mga equation na tumutukoy sa pagpapatakbo ng MOSFET na depletion mode ay katulad ng sa mga mode ng enhancement. Ang halaga ng kasalukuyang alisan ng tubig vGS ay zero ay nakilala bilang IDSS. Ito ay madalas na tinutukoy bilang ang umubos-pinagmumulan ng saturation kasalukuyang, O ang zero - kasalukuyang kanal ng gate. Ang paghahambing ng mga equation ng MOSFET-mode na pagpapahusay sa mga nasa mode na pag-ubos, nakita namin


(10)

Natagpuan namin noon,


(11)

Ang deposyon mode MOSFETs ay magagamit sa discrete form, o maaaring sila ay gawa-gawa sa integrated circuits chips karapatan kasama ang mga uri ng pagpapahusay mode. Kabilang dito ang pareho p-type at n-type. Nagbibigay ito ng higit na kakayahang umangkop sa mga diskarte sa disenyo ng circuit.

2.3 Malaking-signal na katumbas na circuit

Nais namin ngayon na bumuo ng katumbas na circuit na kumakatawan sa mga katangian ng malaking signal ng Figure 8 [Equation (5) o (8)] sa rehiyon ng saturation. Tandaan na ang kasalukuyang alisan ng tubig, iD, depende sa vGS at vDS. Para sa isang pare-pareho na boltahe hanggang sa mapagkukunan, nagpapatakbo kami kasama ang isa sa mga parametric curve ng pigura, at ang ugnayan ay isang humigit-kumulang na tuwid na linya. Ang isang tuwid na ugnayan sa pagitan ng kasalukuyan at boltahe ay na-modelo ng isang risistor. Ang katumbas na circuit samakatuwid ay binubuo ng isang risistor kahanay ng kasalukuyang mapagkukunan kung saan ang halaga ng kasalukuyang mapagkukunan ay nagtatatag ng bahagi ng kasalukuyang kanal dahil sa vGS. Ang slope ng curve ay depende sa vGS. Ang slope ay ang bahagyang hinalaw,


(12)

saan r0 ang incremental output resistance. Nakikita natin mula sa Equation [(5) o (8)] na ang paglaban na ito ay ibinigay ng


(13)

kung saan ginagamit namin ang pangalawang kaso VGS upang ipahiwatig na ang paglaban ay tinukoy para sa isang partikular na pare-pareho na halaga ng gate-to-source boltahe. Ang huling pagtatantya sa Equation (13) ay nagreresulta mula sa Equation (5) na may palagay na λ ay maliit. Ang pagtutol ay samakatuwid inversely proporsyon sa kasalukuyang bias, ID. Ang malaking katumbas na modelo ng signal ay ibinigay pagkatapos ng Figure 11 kung saan r0 ay tulad ng binuo sa Equation (13).

Figure 11 - Malaking-signal na katumbas na circuit

2.4 Modelo ng Maliit na-Signal ng MOSFET

Nais namin ngayon na tingnan ang mga karagdagang epekto na may kaugnayan sa Equation. Ang tatlong mga parameter ng circuit sa equation na iyon, iD, vGS at vDS ay binubuo ng pareho dc (bias) at ac mga sangkap (na ang dahilan kung bakit ginamit namin ang mga upper case subscript sa mga expression). Interesado kami sa ac mga sangkap para sa maliit na signal na modelo. Nakita namin na ang kasalukuyang pagpapatuyo ay nakasalalay sa dalawang voltages, ang gate-to-source at ang alisan ng tubig-to-source. Para sa mga karagdagang halaga, maaari naming isulat ang relasyon na ito bilang


(14)
Sa Equation (14), gm is ang forward transconductance at r0 ay ang paglaban ng output. Ang kanilang mga halaga ay matatagpuan sa pamamagitan ng pagkuha ng mga bahagyang derivatives sa Equation (5). Kaya,


(15)
Ang approximation sa Equation (15) ay nagreresulta mula sa pagmamasid na λ kung maliit. Ang equation (14) ay humahantong sa maliit na signal model ng Figure 12.

Figure 12 - Maliit na signal na modelo ng MOSFET