3. Kavşak Alan Etkili Transistör (JFET)
AKIM - 3. Bağlantı Alan Etkili Transistör (JFET)
ÖNCEKİ - 2. Metal oksit yarı iletken FET (MOSFET)
Kavşak Alan Etkili Transistör (JFET)
MOSFET'in kavşak alan etkili transistöre (JFET) göre bir takım avantajları vardır. Özellikle, MOSFET'in giriş direnci JFET'den daha yüksektir. Bu nedenle çoğu uygulama için MOSFET, JFET'in lehine seçilir. Bununla birlikte, JFET hala özellikle analog uygulamalar için sınırlı durumlarda kullanılır.
İletim MOSFET'lerinin iletim için bir kanal oluşturmak için sıfır olmayan bir geçit voltajı gerektirdiğini gördük. Bu uygulanan geçit gerilimi olmadan kaynak ve drenaj arasında çoğunluk taşıyıcı akım akamaz. Buna karşılık, JFET, iki ohmik kontak arasındaki mevcut bir kanaldaki çoğunluk taşıyıcı akımının iletkenliğini kontrol eder. Bunu, cihazın eşdeğer kapasitansını değiştirerek yapar.
Daha önce MOSFET'ler için türetilen sonuçları kullanmadan JFET'lere yaklaşmamıza rağmen, iki tür cihazın çalışmasında birçok benzerlik göreceğiz. Bu benzerlikler Bölüm 6'da özetlenmiştir: "MOSFET'in JFET ile Karşılaştırılması".
JFET'in fiziksel yapısı için bir şematik Şekil 13'te gösterilmektedir. BJT gibi, JFET üç terminalli bir cihazdır. Temelde sadece bir tane var pn BJT'deki iki kapı yerine kanal arasındaki kavşak pn Şekil 13'te gösterilen kavşaklar, bunlar kapı terminallerini birbirine kablolayarak paralel olarak bağlanır. Böylece tek bir kavşak olarak ele alınabilirler).
The nŞekil 14 (a) 'da gösterilen kanal JFET, bir şerit kullanılarak yapılır. niki tip malzeme pHer bir tarafta bir tane şerit halinde difüze edilmiş materyaller. pkanal JFET'in bir şeridi var piki tip malzeme nŞekil 13 (b) 'de gösterildiği gibi şerit tipi difüze malzemeler. Şekil 13 ayrıca devre sembollerini gösterir.
JFET'in işleyişi hakkında fikir edinmek için, nJFET kanalını Şekil 14 (a) 'da gösterildiği gibi harici bir devreye bağlayın. Pozitif besleme gerilimi, VDD, drenaja uygulanır (bu, VCC Bir BJT için besleme gerilimi) ve kaynak ortak (ek) olarak bağlanır. Bir geçit besleme gerilimi, VGG, geçide uygulanır (bu, buna benzer VBB BJT için).
Şekil 13-JFET'in Fiziksel Yapısı
VDD bir drenaj kaynağı voltajı sağlar, vDS, bu bir akıntı akımına neden olur, iDKanalizasyondan kaynağa akış için. Geçit kaynağı kavşağı ters taraflı olduğu için, sıfır geçit akımı oluşur. Boşaltma akımı, iDKaynak akımına eşit olan, etrafı saran kanalda mevcuttur. ptipi kapı. Kapıdan kaynağa gerilim, vGSeşit olan, bir tükenme bölgesi Kanal genişliğini azaltan kanalda. Bu da, drenaj ve kaynak arasındaki direnci arttırır.
Şekil 14 - harici devreye bağlı n-kanal JFET
JFET operasyonunu dikkate alıyoruz vGS = 0, Şekil 14 (b) 'de gösterildiği gibi. Boşaltma akımı, iDYoluyla nKanalizasyondan kaynağa geçiş kanalı, kanal boşluğu kavşağında daha yüksek potansiyele sahip olan kanal boyunca voltaj düşmesine neden olur. Drenaj kapısı kavşağındaki bu pozitif voltaj, pn Şekil 14 (b) 'deki koyu gölgeli alanla gösterildiği gibi birleşme bölgesi ve bir tükenme bölgesi meydana getirir. Ne zaman artıyoruz vDSboşaltma akımı iD, ayrıca, Şekil 15'te gösterildiği gibi artar.
Bu hareket, daha büyük bir tükenme bölgesi ve boşaltma ve kaynak arasında artan kanal direnci ile sonuçlanır. Gibi vDS daha da arttırıldıkça, tükenme bölgesinin boşaltma kenarındaki tüm kanalı kestiği ve boşaltma akımının doyma noktasına ulaştığı bir noktaya ulaşılmaktadır. Eğer artarsak vDS bu noktadan sonra, iD nispeten sabit kalır. Doymuş drenaj akımının değeri VGS = 0 önemli bir parametredir. O drenaj kaynaklı doygunluk akımı, IDSS. Bulduk KVT2 tükenme modu MOSFET için. Şekil 15'ten görülebileceği gibi, artan vDS bu sözde kanalın ötesinde çimdiklemek puan (-VP, IDSS) çok küçük bir artışa neden olur iD, Ve iD-vDS karakteristik eğri neredeyse düz hale gelir (yani iD olduğu gibi nispeten sabit kalır vDS daha da artmıştır). Hatırlamak VT (şimdi belirlenmiş VP) için negatif nkanal cihazı. Drenaj gerilimi, sıkışma noktasının ötesinde (doygunluk bölgesinde), VDS, daha büyüktür -VP (bkz. Şekil 15). Örnek olarak diyelim ki VP = -4V, bu boşaltma voltajının, vDSJFET'in doygunluk (normal çalışma) bölgesinde kalması için - (- 4V) değerinden büyük veya ona eşit olmalıdır.
Bu açıklama JFET'in tükenme tipi bir cihaz olduğunu gösterir. Özelliklerinin tükenme MOSFET'lerinkilerle benzer olmasını bekliyoruz. Bununla birlikte önemli bir istisna vardır: Geliştirme modunda tükenme tipi bir MOSFET'in çalıştırılması mümkün olsa da (bir pozitif uygulayarak) vGS eğer cihaz n-kanal) bu, JFET tipi cihazda pratik değildir. Uygulamada, maksimum vGS beri yaklaşık 0.3V ile sınırlıdır pn- kavşak, esas olarak bu küçük ileri gerilim ile kesilmeye devam eder.
Şekil 15 –– iD karşı vDS karakteristik nKanal JFET (VGS = 0V)
3.1 JFET Kapısından Kaynağa Gerilim Değişimi
Önceki bölümde, biz geliştirdik iD-vDS karakteristik eğri ile VGS = 0. Bu bölümde, tamamlanmış sayılıyoruz. iD-vDS çeşitli değerler için karakteristikler vGS. BJT durumunda, karakteristik eğrilerin (iC-vCE) sahip iB parametre olarak. FET, voltaj kontrollü bir cihazdır. vGS kontrolü yapar. Şekil 16 iD-vDS her ikisi için karakteristik eğriler n-kanal ve pkanal JFET.
Şekil 16-iD-vDS JFET için karakteristik eğriler
Arttıkça 
(vGS bir daha negatif n-kanal ve daha olumlu bir p-kanal) tükenme bölgesi oluşur ve daha düşük değerler için kısma elde edilir iD. Dolayısıyla nŞekil 16 (a) kanalının JFET'i, maksimum iD azalır IDSS as vGS daha olumsuz hale getirildi. Eğer vGS daha da azalır (daha negatif) vGS bundan sonra ulaşılır iD değeri ne olursa olsun sıfır olacaktır vDS. Bu değer vGS denir VGS (KAPALI)ya da kısma gerilimi (Vp). Değeri Vp için negatif n-kanal JFET ve pozitif bir pkanal JFET. Vp ile karşılaştırılabilir VT tükenme modu MOSFET için.
3.2 JFET Transfer Karakteristikleri
Aktarım özelliği, boşaltma akımının bir grafiğidir, iDDrenaj kaynağına voltajın bir fonksiyonu olarak, vDSIle vGS bir dizi sabit voltaj değerine eşit (vGS = -3V, -2, -1V, Şekil 0 (a) 'da 16V). Aktarım özelliği, neredeyse değerinden bağımsız vDS JFET'in çimdiklenmeye başlamasından beri, iD değerleri artırmak için nispeten sabit kalır vDS. Bu görülebilir iD-vDS Şekil 16'in eğrileri, ki burada her eğri değerleri için yaklaşık olarak düz hale gelir vDS>Vp.
Şekil 17'te transfer özelliklerini ve iD-vDS bir nkanal JFET. Bunları ortak bir arsa ile komplo ediyoruz iD Birinden diğerinden nasıl elde edileceğini göstermek için eksen. Aktarım özellikleri, bir uzatma işleminden elde edilebilir. iD-vDS Şekil 17'de kesikli çizgilerle gösterildiği gibi eğriler. Doygunluk bölgesindeki transfer karakteristiğini belirlemenin en kullanışlı yöntemi aşağıdaki ilişkidir (Shockley denklemi):
(16)
Dolayısıyla, sadece bilmemiz gerekir IDSS ve Vp tüm karakteristiği belirlemek için. Üreticilerin veri sayfaları genellikle bu iki parametreyi verir, böylece transfer özelliği oluşturulabilir. Vp üreticinin teknik özellik sayfasında şu şekilde gösterilir: VGS (KAPALI). Bunu not et iD doyurur, (yani sabit hale gelir) vDS Kanalın sıkışması için gereken voltajı aşıyor. Bu bir denklem olarak ifade edilebilir vDS, sat için her aşağıdaki gibi eğri:
(17)
As vGS daha negatif hale gelir, sıkışma, düşük değerlerde gerçekleşir. vDS ve doygunluk akımı küçülür. Doğrusal çalışma için faydalı bölge, kısma noktasının üstünde ve kırılma voltajının altındadır. Bu bölgede, iD doymuş ve değerine bağlı vGS, Denklem (16) veya aktarım özelliğine göre.
Şekil 17 - JFET transfer karakteristiği eğrileri
Transfer ve iD-vDS JFET için, Şekil 17'te gösterilen karakteristik eğriler, bir BJT için karşılık gelen eğrilerden farklıdır. BJT eğrileri, aradaki doğrusal ilişki nedeniyle taban akımında düzgün adımlar için eşit aralıklarla temsil edilebilir. iC ve iB. JFET ve MOSFET'in taban akımına benzer bir akımı yoktur, çünkü kapı akımları sıfırdır. Bu nedenle, eğri ailesini göstermek zorundayız iD vs vDSve ilişkiler çok doğrusal değildir.
İkinci fark, karakteristik eğrilerin ohmik bölgesinin büyüklüğü ve şekli ile ilgilidir. BJT'leri kullanırken, değerlerin daha düşük% 5'ini önleyerek doğrusal olmayan işlemlerden kaçındığımızı hatırlayın. vCE (yani, doygunluk bölgesi). JFET için ohmik bölgenin genişliğinin geçit-kaynaklı voltajın bir fonksiyonu olduğunu görüyoruz. Omik bölge, diz sıkışmak için yakın hale gelinceye kadar oldukça doğrusaldır. Bu bölgeye omik bölge çünkü transistör bu bölgede kullanıldığında, değeri değeri ile belirlenen ohmik bir direnç gibi davranır. vGS. Geçitten kaynağa voltajın büyüklüğü azaldıkça, omik bölgenin genişliği artar. Ayrıca Şekil 17'den, arıza voltajının geçitten kaynağa voltajın bir fonksiyonu olduğunu not ediyoruz. Aslında, makul ölçüde doğrusal sinyal amplifikasyonu elde etmek için, bu eğrilerin yalnızca nispeten küçük bir bölümünü kullanmalıyız - doğrusal işlem alanı aktif bölgededir.
As vDS sıfırdan artarsa, drenaj akımının çok az arttığı, her eğride bir kırılma noktası oluşur. vDS artmaya devam ediyor. Bu kaynak-kaynaklı voltaj değerinde, sıkışma meydana gelir. Kıstırma değerleri Şekil 17'te etiketlenmiştir ve omik bölgeyi aktif bölgeden ayıran kesikli bir eğri ile bağlanmıştır. Gibi vDS sıkışmanın ötesinde artmaya devam eder, tahliye ile kaynak arasındaki voltajın o kadar büyük olacağı bir noktaya ulaşılır çığ dökümü oluşur. (Bu fenomen, diyotlarda ve BJT'lerde de görülür). Arıza noktasında, iD ihmal edilebilir bir artış ile keskin bir şekilde artar vDS. Bu bozulma, geçit kanalı bağlantısının boşaltma ucunda meydana gelir. Bu nedenle, tahliye kapısı gerilimi, vDG, arıza gerilimini aşıyor (BVGDS için pn kavşak), çığ oluşur [için vGS = 0 V]. Bu noktada, iD-vDS karakteristik, Şekil 17'in sağ tarafında gösterilen tuhaf şekli sergiler.
Sıkışma gerilimi ile çığların bozulması arasındaki bölgeye aktif bölge, yükselteç çalışma bölgesi, doyma bölgesiya da kısma bölgesi. Ohmik bölge (sıkışmadan önce) genellikle triyot bölgesi, ama bazen denir voltaj kontrollü bölge. JFET, hem değişken bir direnç istendiğinde hem de anahtarlama uygulamalarında omik bölgede çalıştırılır.
Arıza gerilimi bir fonksiyonudur vGS yanı sıra vDS. Geçit ve kaynak arasındaki voltajın büyüklüğü arttıkça n-Kanal ve daha olumlu p-kanal), arıza gerilimi azalır (bkz. Şekil 17). İle vGS = Vpboşaltma akımı sıfırdır (küçük bir kaçak akım hariç) ve vGS = 0, boşaltma akımı bir değerde doyurulur,
(18)
IDSS olduğunu doyma kaynağına giden akım.
Kıstırma ve ayrılma arasında, boşaltma akımı doymuş ve bir fonksiyonu olarak önemli ölçüde değişmez vDS. JFET sıkışma çalışma noktasını geçtikten sonra, iD karakteristik eğrilerden veya denklemden elde edilebilir
(19)
Bu denklemin daha kesin bir versiyonu (karakteristik eğrilerin hafif eğimini dikkate alarak) aşağıdaki gibidir:
(20)
λ benzer λ MOSFET'ler ve 1 /VA BJT'ler için. Dan beri λ küçük, varsayalım 
. Bu, denklemdeki ikinci faktörün çıkarılmasını ve yanlılık ve büyük sinyal analizi için yaklaşıklamanın kullanılmasını haklı kılar.
Drenaj-kaynaklı akım akımı IDSS, sıcaklığın bir fonksiyonudur. Sıcaklığın etkileri Vp büyük değil. Ancak, IDSS Sıcaklık arttıkça azalır, azalma bir 25 için% 100 kadardıro sıcaklıkta artış. Daha büyük değişiklikler Vp ve IDSS üretim sürecinde küçük değişiklikler nedeniyle. Bu, maksimum olan 2N3822 Ek'ine bakılarak görülebilir. IDSS 10 mA ve minimum 2 mA'dır.
Bu bölümdeki akımlar ve gerilimler bir nkanal JFET. A için değerler pKanalı JFET, n-kanal.
3.3 JFET Küçük Sinyal ac Modeli
Bir JFET küçük sinyal modeli, MOSFET için kullanılan prosedürlerin ardından elde edilebilir. Model, Denklem (20) ilişkisine dayanmaktadır. Sadece düşünürsek ac Gerilim ve akımların bileşeni, biz
(21)
Denklem (21) içindeki parametreler kısmi türevler tarafından verilmiştir.
(22)
Elde edilen model, Şekil 18'te gösterilmiştir. Modelin, değerleri dışında, daha önce türetilen MOSFET modeliyle aynı olduğunu unutmayın. gm ve ro farklı formüller kullanılarak hesaplanır. Aslında, formüller aynıysa Vp ile değiştirilir VT.
Şekil 18 - JFET küçük sinyalli ac modeli
JFET yükselticisini tasarlamak için, dc yanlılık akım, grafik olarak veya transistör için sıkıştırma modunu varsayarak devre analizi kullanılarak belirlenebilir. dc Q noktasındaki yanlılık akımı% 30 ile% 70 arasında olmalıdır. IDSS. Bu, Q-noktasını karakteristik eğrilerin en lineer bölgesinde bulur.
Aralarındaki ilişki iD ve vGS Şekil 20'te gösterildiği gibi boyutsuz bir grafikte (yani normalize edilmiş bir eğri) çizilebilir.
Bu grafiğin dikey ekseni iD/IDSS ve yatay eksen vGS/Vp. Eğrinin eğimi gm.
Hareketsiz değeri doğrusal çalışma bölgesinin merkezine yakın bir yere yerleştirmenin makul bir prosedürü ve'yi seçmektir. Şekil 6.20'den bunun eğrinin orta noktasına yakın olduğuna dikkat edin. Ardından seçiyoruz. Bu, aşağıdakiler için geniş bir değer aralığı verir: vds bu transistörü kısma modunda tutar.
Şekil 20 -iD/IDSS karşı vGS/Vp
İletkenliği Q noktasında ya Şekil 20 eğrisinin eğiminden ya da Denklem (22) kullanarak bulabiliriz. Bu prosedürü kullanırsak, iletkenlik parametresi,
(23)
Bu değeri unutmayın gm varsayımına bağlıdır ID yarıya ayarlandı IDSS ve VGS . 0.3Vp. Bu değerler genellikle JFET için sakin değerleri ayarlamak için iyi bir başlangıç noktasıdır.