10. Σχεδιασμός ενισχυτή FET
ΤΡΕΧΟΝ - 10. Σχεδιασμός ενισχυτή FET
ΠΡΟΗΓΟΥΜΕΝΟ- 9. Ανάλυση ενισχυτή FET
Σχεδιασμός ενισχυτή FET
Εξετάζουμε τώρα την επέκταση της ανάλυσης ενισχυτή FET που παρουσιάστηκε προηγουμένως σε αυτό το κεφάλαιο στο σχεδιασμό των ενισχυτών FET. Θα προσπαθήσουμε να καθορίσουμε τα άγνωστα στο πρόβλημα σχεδιασμού και στη συνέχεια να αναπτύξουμε εξισώσεις για την επίλυση αυτών των άγνωστων. Όπως και στο μεγαλύτερο μέρος του ηλεκτρονικού σχεδιασμού, ο αριθμός των εξισώσεων θα είναι μικρότερος από τον αριθμό των άγνωστων. Οι πρόσθετοι περιορισμοί καθορίζονται για να ικανοποιηθούν ορισμένοι γενικοί στόχοι (π.χ. ελάχιστο κόστος, λιγότερες μεταβολές στις επιδόσεις λόγω αλλαγών παραμέτρων).
10.1 Ο ενισχυτής CS
Η διαδικασία σχεδιασμού ενός ενισχυτή CS παρουσιάζεται σε αυτή την ενότητα. Θα μειώσουμε το JFET και τον σχεδιασμό ενισχυτή εξάντλησης MOSFET σε μια οργανωμένη διαδικασία. Ενώ αυτό μπορεί να φαίνεται
Μειώστε το σχεδιασμό σε μια πολύ ρουτίνα διαδικασία, πρέπει να πείσετε τον εαυτό σας ότι κατανοείτε την προέλευση κάθε βήματος, καθώς ενδέχεται να απαιτηθούν διάφορες παραλλαγές. Εάν το μόνο που κάνετε για να σχεδιάσετε έναν ενισχυτή CS είναι να «συνδέσετε» χωρίς κόπο τα βήματα που παρουσιάζουμε, χάνετε ολόκληρο το σημείο αυτής της συζήτησης. Ως μηχανικός, επιδιώκετε να κάνετε πράγματα που είναι δεν ρουτίνα. Η μείωση της θεωρίας σε μια οργανωμένη προσέγγιση είναι αυτό που θα κάνετε. Δεν θα εφαρμόσετε απλά τις προσεγγίσεις που έχουν ήδη κάνει οι άλλοι για σας.
Οι ενισχυτές έχουν σχεδιαστεί για να πληρούν τις απαιτήσεις κέρδους, με την προϋπόθεση ότι οι επιθυμητές προδιαγραφές βρίσκονται εντός του εύρους του τρανζίστορ. Η τάση τροφοδοσίας, η αντίσταση φορτίου, το κέρδος τάσης και η αντίσταση εισόδου (ή κέρδος ρεύματος) συνήθως καθορίζονται. Η δουλειά του σχεδιαστή είναι να επιλέξει τις τιμές αντίστασης R1, R2, RD, να RS. Ανατρέξτε στο σχήμα 40 καθώς ακολουθείτε τα βήματα της διαδικασίας. Αυτή η διαδικασία υποθέτει ότι έχει επιλεγεί μια συσκευή και ότι τα χαρακτηριστικά της είναι γνωστά.
Ενισχυτής 40 JFET CS
Αρχικά, επιλέξτε ένα σημείο Q στην περιοχή κορεσμού των χαρακτηριστικών καμπυλών FET. Ανατρέξτε στις καμπύλες του Σχήματος 40 (β) για παράδειγμα. Αυτό προσδιορίζει VDSQ, VGSQ, να IDQ.
Τώρα λύνουμε για τις δύο αντιστάσεις στον βρόχο εξόδου, RS και RD. Δεδομένου ότι υπάρχουν δύο άγνωστα, απαιτούνται δύο ανεξάρτητες εξισώσεις. Ξεκινάμε γράφοντας το dc KVL εξίσωση γύρω από τον βρόχο εκροής-πηγής,
(58)
Επίλυση για το άθροισμα των δύο αποδόσεων αντιστάσεων
(59)
(60)
Η αντίσταση, RD, είναι το μόνο άγνωστο σε αυτή την εξίσωση. Επίλυση για RD οδηγεί σε μια τετραγωνική εξίσωση που έχει δύο λύσεις, μία αρνητική και μία θετική. Εάν προκύψει η θετική λύση RD > K1, υποδηλώνοντας έτσι ένα αρνητικό RS, πρέπει να επιλεγεί ένα νέο σημείο Q (δηλ. να επανεκκινήσετε το σχέδιο). Αν το θετικό διάλυμα αποφέρει RD < K1, μπορούμε να προχωρήσουμε.
Τώρα που RD είναι γνωστό, επιλύουμε RS χρησιμοποιώντας την εξίσωση (59), την εξίσωση βρόχου αποστράγγισης προς πηγή.
(61)
Με RD και RS γνωστό, πρέπει μόνο να βρούμε R1 και R2.
Αρχίζουμε με την επανεγγραφή της εξίσωσης KVL για τον βρόχο πύλης-πηγής.
(62)
Η τάση, VGS, έχει αντίθετη πολικότητα από VDD. Έτσι ο όρος IDQRS πρέπει να είναι μεγαλύτερη από ό, τι VGSQ σε μέγεθος. Σε διαφορετική περίπτωση, VGG θα έχει την αντίστροφη πολικότητα από VDD, η οποία δεν είναι δυνατή σύμφωνα με την Εξίσωση (62).
Τώρα λύνουμε R1 και R2 υποθέτοντας ότι το VGG βρέθηκε έχει το ίδια πολικότητα as VDD. Αυτές οι τιμές αντίστασης επιλέγονται με την εύρεση της τιμής του RG από την εξίσωση κέρδους ρεύματος ή από την αντίσταση εισόδου. Λύπουμε για R1 και R2.
(63)
Ας υποθέσουμε τώρα ότι η εξίσωση (62) έχει ως αποτέλεσμα a VGG που έχει το αντίθετη πολικότητα of VDD. Δεν είναι δυνατή η επίλυση για R1 και R2. Ο πρακτικός τρόπος για να προχωρήσετε είναι να αφήσετε VGG = 0 V. Έτσι, 
. Από VGG καθορίζεται από την Εξίσωση (62), την προηγουμένως υπολογιζόμενη τιμή του RS τώρα πρέπει να τροποποιηθεί.
Ενισχυτής 41 - CS
Στο σχήμα 41, όπου ένας πυκνωτής χρησιμοποιείται για να παρακάμψει ένα μέρος του RS, αναπτύσσουμε τη νέα αξία του RS ως ακολούθως:
(64)
Η αξία του RSdc is RS1 + RS2 και η τιμή του RΘύλακας is RS1.
Τώρα που έχουμε ένα νέο RSdc, πρέπει να επαναλάβουμε αρκετά προηγούμενα βήματα στο σχεδιασμό. Για άλλη μια φορά αποφασίζουμε RD χρησιμοποιώντας KVL για τον βρόχο αποστράγγισης προς πηγή.
(65)
Το πρόβλημα του σχεδιασμού γίνεται πλέον υπολογισμός και των δύο RS1 και RS2 αντί να βρούμε μόνο μία αντίσταση πηγής.
Με νέα τιμή για RD of K1 - ΡSdc, πηγαίνουμε στην έκφραση κέρδους τάσης της εξίσωσης (60) με RΘύλακας χρησιμοποιούνται για αυτό ac εξίσωση και όχι RS. Τα ακόλουθα πρόσθετα βήματα πρέπει να προστεθούν στη διαδικασία σχεδιασμού:
Βρίσκουμε RΘύλακας (που είναι απλά RS1) από την εξίσωση κέρδους τάσης
(66)
RΘύλακας είναι το μόνο άγνωστο σε αυτή την εξίσωση. Επίλυση για αυτό, βρήκαμε
(67)
Ας υποθέσουμε τώρα ότι RΘύλακας θεωρείται θετικό, αλλά λιγότερο από RSdc. Αυτή είναι η επιθυμητή κατάσταση από τότε
(68)
Τότε ο σχεδιασμός μας είναι πλήρης και
(69)
Υποθετω πως RΘύλακας διαπιστώνεται ότι είναι θετική, αλλά μεγαλύτερη από RSdc. Ο ενισχυτής δεν μπορεί να σχεδιαστεί με κέρδος τάσης και σημείο Q όπως έχει επιλεγεί. Πρέπει να επιλεγεί ένα νέο σημείο Q. Εάν το κέρδος τάσης είναι πολύ υψηλό, ενδέχεται να μην είναι δυνατή η πραγματοποίηση του σχεδιασμού με οποιοδήποτε σημείο Q. Μπορεί να χρειαστεί ένα διαφορετικό τρανζίστορ ή μπορεί να απαιτηθεί η χρήση δύο χωριστών σταδίων.
10.2 Ο ενισχυτής CD
Παρουσιάζουμε τώρα τη διαδικασία σχεδιασμού του ενισχυτή CD JFET. Προσδιορίζονται οι ακόλουθες ποσότητες: κέρδος ρεύματος, αντίσταση φορτίου και VDD. Αντίσταση εισόδου μπορεί να καθοριστεί αντί του τρέχοντος κέρδους. Ανατρέξτε στο κύκλωμα του σχήματος 39 καθώς μελετάτε την ακόλουθη διαδικασία. Για άλλη μια φορά, σας υπενθυμίζουμε ότι η διαδικασία μείωσης της θεωρίας σε ένα σύνολο βημάτων είναι το σημαντικό μέρος αυτής της συζήτησης - όχι τα πραγματικά βήματα.
Πρώτα επιλέξτε ένα σημείο Q στο κέντρο των χαρακτηριστικών καμπυλών FET με τη βοήθεια του Σχήματος 20 («Κεφάλαιο 3: Τρανζίστορ πεδίου εφέ διασταύρωσης (JFET)»). Αυτό το βήμα καθορίζει VDSQ, VGSQ, IDQ και gm.
Μπορούμε να λύσουμε για την αντίσταση που συνδέεται με την πηγή γράφοντας το dc KVL εξίσωση γύρω από τον βρόχο αποστράγγισης προς πηγή.
(70)
από την οποία βρίσκουμε το dc αξία RS,
(71)
Στη συνέχεια βρίσκουμε το ac αξία αντίστασης, RΘύλακας, από την εξισορροπημένη εξίσωση κέρδους ρεύματος, Εξίσωση (55).
(72)
όπου RG = Rin. Εάν η αντίσταση εισόδου δεν έχει καθοριστεί, αφήστε την RΘύλακας = RSdc και υπολογίστε την αντίσταση εισόδου από την εξίσωση (72). Αν η αντίσταση εισόδου δεν είναι αρκετά υψηλή, μπορεί να χρειαστεί να αλλάξετε τη θέση του σημείου Q.
If Rin καθορίζεται, είναι απαραίτητο να υπολογιστεί RΘύλακας από την εξίσωση (72). Σε τέτοιες περιπτώσεις, RΘύλακας είναι διαφορετική από RSdc, έτσι παρακάμπτουμε μέρος του RS με πυκνωτή.
Στρέπουμε τώρα την προσοχή μας στο κύκλωμα προκαταρκτικής εισόδου. Προσδιορίζουμε VGG χρησιμοποιώντας την εξίσωση,
(73)
Δεν υπάρχει αναστροφή φάσης σε ενισχυτή FET και FET VGG έχει κανονικά την ίδια πολικότητα με την τάση τροφοδοσίας.
Τώρα που VGG είναι γνωστό, καθορίζουμε τις τιμές του R1 και R2 από το ισοδύναμο Thevenin του κυκλώματος προκατάληψης
(74)
Συνήθως υπάρχει αρκετό ρεύμα αποστράγγισης σε ένα SF για να αναπτύξει την αντίστροφη πολικότητα που απαιτείται για την αντιστάθμιση των αρνητικών τάσεων που απαιτούνται από την πύλη JFET. Ως εκ τούτου, μπορεί να χρησιμοποιηθεί κανονική πόλωση διαίρεσης τάσης.
Εικόνα 44 - ενισχυτή CD με παράκαμψη τμήματος RS
Τώρα επιστρέφουμε στο πρόβλημα της καθορισμού της αντίστασης εισόδου. Μπορούμε να υποθέσουμε ότι το μέρος του RS παρακάμπτεται, όπως στο σχήμα 44, η οποία οδηγεί σε διαφορετικές τιμές του RΘύλακας και RSdc. Χρησιμοποιούμε την εξίσωση (71) για να λύσουμε για RSdc. Στη συνέχεια, αφήσαμε RG ίσο με την καθορισμένη τιμή του Rin, και χρησιμοποιήστε την εξίσωση (72) για να λύσετε το RΘύλακας.
Εάν η RΘύλακας υπολογίζεται παραπάνω είναι μικρότερη από RSdc, ο σχεδιασμός επιτυγχάνεται παρακάμπτοντας RS2 με πυκνωτή. Να θυμάστε ότι RΘύλακας = RS1 και RSdc = RS1 + RS2. Εάν από την άλλη πλευρά, RΘύλακας είναι μεγαλύτερο από RSdc, το σημείο Q πρέπει να μετακινηθεί σε διαφορετική θέση. Επιλέγουμε ένα μικρότερο VDS προκαλώντας έτσι την πτώση της τάσης RS1 + RS2, Γεγονός που καθιστά RSdc μεγαλύτερος. Αν VDS δεν μπορεί να μειωθεί επαρκώς για να γίνει RSdc μεγαλύτερο από RΘύλακας, τότε ο ενισχυτής δεν μπορεί να σχεδιαστεί με το δεδομένο κέρδος ρεύματος, Rin, και τύπου FET. Μία από αυτές τις τρεις προδιαγραφές πρέπει να αλλάξει ή πρέπει να χρησιμοποιηθεί ένα δεύτερο στάδιο ενισχυτή για την παροχή του απαιτούμενου κέρδους.
10.3 Ο ενισχυτής Bootstrap SF
Εξετάζουμε τώρα μια παραλλαγή του ενισχυτή CD γνωστού ως SF (ή CD) bootstrap ενισχυτή FET. Αυτό το κύκλωμα είναι μια ειδική περίπτωση του SF που ονομάζεται bootstrap και απεικονίζεται στο σχήμα 45.
Εδώ η προκατάληψη αναπτύσσεται σε ένα μόνο τμήμα της αντίστασης πηγής. Αυτό μειώνει την ανάγκη για παράκαμψη πυκνωτή κατά μήκος τμήματος της αντίστασης πηγής και έτσι επιτυγχάνεται πολύ μεγαλύτερη αντίσταση εισόδου από ότι κανονικά μπορεί να επιτευχθεί. Αυτός ο σχεδιασμός μας επιτρέπει να επωφεληθούμε από τα χαρακτηριστικά υψηλής σύνθετης αντίστασης του FET χωρίς τη χρήση υψηλής τιμής αντιστάσεως πύλης, RG.
Το ισοδύναμο κύκλωμα του Σχήματος 46 χρησιμοποιείται για την αξιολόγηση της λειτουργίας του κυκλώματος
Εικόνα 45 - Παρακολούθηση πηγής εκκίνησης
Υποθέτουμε αυτό iin είναι αρκετά μικρό για να προσεγγίσει το ρεύμα στο RS2 as i1. Η τάση εξόδου βρίσκεται τότε
(75)
όπου
(76)
Εάν η παραδοχή για iin δεν είναι έγκυρο, αντικαθίσταται από την έκφραση
(77)
Μια εξίσωση KVL στις αποδόσεις εισόδου vin ως ακολούθως:
(78)
Το τρέχον, i1, βρίσκεται από μια σχέση ρεύματος-διαχωριστή,
(79)
Συνδυάζοντας τις εξισώσεις (79) και (78) αποδόσεις,
(80)
Μια δεύτερη εξίσωση για vin αναπτύσσεται γύρω από τον βρόχο μέσω RG και RS2 ως εξής.
(81)
Εξαλείφουμε vin με τη ρύθμιση της εξίσωσης (80) ίση με την εξίσωση (81) και επίλυση για iin για να ληφθεί
(82)
Η αντίσταση εισόδου, Rin = vin/iin, ευρίσκεται διαιρώντας την Εξίσωση (81) με την Εξίσωση (82) με το αποτέλεσμα,
(83)
RG είναι το μόνο άγνωστο σε αυτή την εξίσωση, έτσι μπορούμε να λύσουμε για να αποκτήσουμε,
(84)
Το σημερινό κέρδος είναι
(85)
Μπορούμε τώρα να χρησιμοποιήσουμε τις εξισώσεις που προέκυψαν νωρίτερα μαζί με την παρατήρηση ότι RS - RS2 = RS1 προκειμένου να επιλυθεί το σημερινό κέρδος.
(86)
Το κέρδος τάσης είναι
(87)
Σημειώστε ότι ο παρονομαστής στην Εξίσωση (84) είναι μεγαλύτερος από τον αριθμητή, δείχνοντας έτσι ότι RG <(Rin-RS2). Αυτό αποδεικνύει ότι μπορεί να επιτευχθεί μεγάλη αντίσταση εισόδου χωρίς να έχει την ίδια τάξη μεγέθους όπως RG.
