Jump to TINA Main Page & General Information 

• Verilog Simulazioa
• Verilog-A eta AMS simulazioa
• VHDL simulazioa
• VHDL-AMS simulazioa
• SystemC simulazioa

SystemVerilog Verilog hardware deskribapen lengoaiaren luzapena da, TINAn ere sartuta dagoena.
TINAn SystemVerilog automatikoki SystemCra itzultzen da eta MS Visual Studio-rekin konpila daiteke kode oso azkar eta optimizatua eskainiz. Hainbat zirkuitu adibide aurki ditzakezu TINAren Adibideak\HDL\SystemVerilog karpetan.

SystemVerilog adibidea: