3. Холболтын талбар-нөлөө Транзистор (JFET)
ӨНӨӨДӨР - 3. Холболтын талбайн нөлөө бүхий транзистор (JFET)
PREVIOUS- 2. Металл-оксид хагас дамжуулагч FET (MOSFET)
Холболтын талбар-нөлөө Транзистор (JFET)
MOSFET нь талбар-нөлөө транзистор (JFET) уулзвар дээр хэд хэдэн давуу талтай байдаг. MOSFET-ийн оролтын эсэргүүцэл нь JFET-ийнхээс өндөр байна. Ийм учраас MOSFET-ийг ихэнх програмуудад JFET-т тохируулан сонгож авдаг. Гэсэн хэдий ч JFET нь аналог програмуудад хязгаарлагдмал нөхцөлд ашиглагддаг хэвээр байна.
Сайжруулсан MOSFET-ууд нь дамжуулагчийн суваг үүсгэх тэгээс үлэмжийн хүчдэл шаарддаг болохыг бид харсан. Ихэнх зөөвөрлөх урсгал нь эх үүсвэр болон ус зайлуулах сувгийн хооронд үүссэн хүчдэлийн хооронд үл урсахгүй. Үүний эсрэгээр, JFET нь өгөгдөл дамжуулах олон урсгалыг одоо байгаа сувгаар дамжуулна. Энэ нь төхөөрөмжийн эквивалент багтаамжийг өөр өөрөөр харуулдаг.
Хэдийгээр бид MFFET-үүдийн хувьд өмнө нь гаргасан үр дүнг ашиглахгүйгээр JFET-т хандах боловч хоёр төрлийн төхөөрөмжийн үйл ажиллагааны олон ижил төстэй байдлыг олж харах болно. Эдгээр ижил төстэй байдлыг 6-р хэсэгт нэгтгэн харуулав: “MOSFET ба JFET-ийг харьцуулах”.
JFET-ийн физик бүтцийн схемийг Зураг 13-д үзүүлэв. BJT-ийн нэгэн адил JFET нь гурван терминал төхөөрөмж юм. Энэ нь үндсэндээ нэг юм pn BJT-ийн адил хаалга, сувгийн хоорондох уулзвар (хэдийгээр хоёр гэж үздэг ч гэсэн) pn Зураг 13-д үзүүлсэн уулзварууд нь хаалганы терминалуудыг холбох замаар зэрэгцээ холбогдсон байна. Үүнийг нэг уулзвар гэж үздэг).
The n- 14 (a) зурагт үзүүлсэн JFET нь зурвасын дагуу баригдсан nхоёр төрлийн материал pМатериалын янз бүрийн материалууд туузан дээр тус бүр нэг талд байрлана. Нь pJFET суваг нь зурвастай pхоёр төрлийн материал n13 (b) зурагт үзүүлсэн шиг төрлийн материалууд зурвас дээр тархсан байдаг. Зураг 13 нь мөн хэлхээний тэмдэглэгээг харуулж байна.
JFET-ийн үйл ажиллагааг ойлгохын тулд, nсувгийн JFET зураг 14 (a) -д үзүүлсэн шиг гадаад хэлхээний хувьд. Эерэг тэжээлийн хүчдэл, VDD, энэ нь суваг руу (энэ нь адилхан VCC BJT-ийн хүчдэлийг хангах) ба эх үүсвэрийг нийтлэг (газар) -д хавсаргасан байна. Хаалга хангамжийн хүчдэл, VGG, хаалган дээр хэрэглэдэг (энэ нь адилхан VBB BJT).
Зураг 13-JFET-ийн физик бүтэц
VDD ус зайлуулах эх үүсвэрийн хүчдэл, vDS, энэ нь ус зайлуулах урсгалыг үүсгэдэг, iD, эх үүсвэрээс ус зайлуулах суваг руу урсах. Хаалганы эх үүсвэрийн уулзвар нь урвуу хазайлттай тул тэг хаалганы одоогийн үр дүн. Ус зайлуулах хоолой, iD, эх үүсвэрийн гүйдэлтэй тэнцүү, нь хүрээлэгдсэн сувагт байдаг pтөрлийн хаалга. Эх-хаалга эх үүсвэрийн хүчдэл, vGSнь тэнцүү бөгөөд хомсдолын бүс сувгийн өргөнийг багасгасан суваг. Энэ нь эргээд ус зайлуулах болон эх үүсвэрийн хоорондох эсэргүүцлийг нэмэгдүүлдэг.
Зураг 14 - n-суваг JFET гадаад хэлхээнд холбогдсон
JFET - ийн үйл ажиллагааг бид vGS = 0, Зураг 14 (b) -д үзүүлсэн шиг. Ус зайлуулах хоолой, iD, nсуваг суваг сувгаар суваг шуудуугаас суваг руу орох хүчдэлийг үүсгэдэг. Ус сувгийн уулзвар дээрх эерэг хүчдэл нь урвуу байдалтай байна pn уулзвар ба 14 (b) зураг дахь харанхуй бүслүүрээр харуулсан шиг хоосрох бүсийг үүсгэдэг. Бид өсөхөд vDS, ус зайлуулах хоолой, iDмөн 15-р зураг дээр үзүүлсэн шиг нэмэгддэг.
Энэ үйлдэл нь их хэмжээний хомсдолтой бүс нутаг болон ус зайлуулах болон эх үүсвэрийн хоорондох сувгийн эсэргүүцлийг бий болгоно. Үүнд vDS цаашид улам нэмэгдэж, хоосорсон талбай нь суваг суваг бүхэлд нь суваг таслах, ус зайлуулах хоолой нь түүний ханалтын цэг хүртэл хүрдэг цэг юм. Хэрэв бид өсөх юм бол vDS Үүнээс гадна, iD харьцангуй тогтмол байна. Ханасан ус зайлуулах хоолойн утгатай байна VGS = 0 бол чухал параметр юм. Энэ бол ус зайлуулах эх үүсвэрийн ханалтын гүйдэл, IDSS. Үүнийг бид олж мэдсэн KVT2 MOSFET-ийн хомсдолын горимд. Зураг 15-с харагдах болно vDS Энэ суваг гэж нэрлэдэг хавчих цэг (-VP, IDSS) нь маш бага өсөлтийг үүсгэдэг iD, болон iD-vDS шинж чанарын муруй бараг хавтгай (өөрөөр хэлбэл, iD харьцангуй тогтмол хэвээр байна vDS цаашид нэмэгдсээр). Энийг эргэн санаарай VT (одоо тодорхойлогдсон VP) нь nсуваг төхөөрөмж. Шүүрдэх хүчдэлийн үед хавчих цэгээс (ханалтын бүсэд) VDSнь -VP (15-г үз). Жишээ нь, жишээлбэл VP = -4V, энэ нь зайлуулах хүчдэл, vDS, - (- 4V) нь JFET нь ханасан (хэвийн ажлын) бүсэд байхын тулд байх ёстой.
Энэ тодорхойлолт нь JFET бол хуучирч муудсан төхөөрөмж юм. Бидний онцлог шинж чанарууд нь MOSFETs-ийн хомсдолтой холбоотой байна. Гэхдээ онцгой чухал зүйл байдаг: Сайжруулалтын горимд (жишээ нь эерэг vGS хэрэв төхөөрөмж нь n-суваг) Энэ нь JFET төрлийн төхөөрөмжид практик биш юм. Практикт хамгийн их нь vGS нь 0.3V-с ойролцоогоор хязгаарлагдмал байдаг pn-холболт нь энэ жижиг урсгалын хүчдэлтэй огтлолцдог.
Зураг 15 - iD эсрэг vDS шинж чанар nсуваг JFET (VGS = 0V)
3.1 JFET Gate-to-Source Voltage Variation
Өмнөх хэсэгт бид боловсруулсан iD-vDS шинж чанар бүхий муруйтай VGS = 0. Энэ хэсэгт бид бүрэн гүйцэд гэж үзэж байна iD-vDS төрөл бүрийн утгуудын шинж чанарууд vGS. BJT-ийн хувьд шинж чанарын муруйнуудiC-vCE) байна iB параметрийн хувьд. FET бол хүчдэлийн удирдлагатай төхөөрөмж юм vGS хяналт тавьдаг. Зураг 16 нь iD-vDS хоёулангийнх нь онцлог шинж чанарууд nсуваг болон pсуваг JFET.
Зураг 16-iD-vDS JFET-ийн онцлог муруй
Өсөх тусам 
(vGS нь nсуваг болон илүү эерэг p-н суваг) хомсдолын бүс үүсч, хамгийн бага утгуудын хувьд хонгилыг чөлөөлөх боломжтой болсон iD. Тиймээс n- 16 (a) зургийн хамгийн их JFET суваг iD -аас бууруулдаг IDSS as vGS илүү их сөрөг байна. Хэрэв vGS цаашид буурах (илүү сөрөг), vGS дараа нь хүрэх болно iD нь тэгээс үл хамаарах болно vDS. Энэ үнэ цэнэ vGS гэж нэрлэдэг VGS (OFF), эсвэл хавчих хүчдэл (Vp). үнэ цэнэ Vp нь nJFET суваг болон эерэг утгатай pсуваг JFET. Vp харьцуулж болно VT MOSFET-ийн хомсдолын горимд.
3.2 JFET Дамжуулах шинж чанарууд
Шилжилтийн шинж чанар нь зайлуулах гүйдэлийн талбай юм. iD, ус зайлуулах эх үүсвэрийн хүчдэл, vDSхамт vGS тогтмол хүчдэлийн багцтай тэнцүү (vGS = -3V, -2, -1V, 0V зураг 16 (a)). Шилжүүлгийн шинж чанар нь vDS Яагаад гэвэл JFET нь хажуугийн iD харьцангуй үнэ цэнийн хувьд харьцангуй тогтмол байна vDS. Үүнийг iD-vDS 16-ийн муруйнууд, муруй бүр нь ойролцоолсон утгуудтай ойролцоогоор хавтгайрч болдог vDS>Vp.
Зураг 17 дээр бид шилжүүлгийн шинж чанарыг харуулах ба iD-vDS a nсуваг JFET. Бид эдгээрийг нийтлэг байдлаар төлөвлөдөг iD тэнхлэгийг нөгөө талаас хэрхэн олж авахыг харуулах. Шилжүүлгийн шинж чанарыг. Өргөтгөлөөс авч болно iD-vDS Зураг 17-т тасархай шугамуудаар харуулсан муруй. ханасан бүсэд дамжуулах шинж чанарыг тодорхойлох хамгийн ашигтай арга нь дараахь хамааралтай байна (Шоклийн тэгшитгэл).
(16)
Тиймээс бид зөвхөн мэдэх хэрэгтэй IDSS болон Vp бүх шинж чанарыг тодорхойлох. Үйлдвэрлэгчдийн мэдээллийн хуудсанд эдгээр хоёр параметрийг ихэвчлэн өгдөг тул дамжуулах шинж чанарыг бий болгож болно. Vp үйлдвэрлэгчийн тодорхойлолтын хуудсанд дараах байдлаар харуулав VGS (OFF). Тэрийг тэмдэглэ iD ханасан, (өөрөөр хэлбэл тогтмол болдог) vDS суваг салгахад шаардлагатай хүчдэлээс хэтэрсэн байна. Үүнийг дараах томьёогоор илэрхийлж болно vDS, сууж байна нь тус бүр муруй:
(17)
As vGS илүү сөрөг утгатай болж, vDS ба ханалтын ханалт нь бага байна. Шугаман ажиллагаатай ашиглалтын бүс нь эвдрэлийн хүчдэлээс доогуур ба доош байна. Энэ бүс нутагт, iD ханасан, түүний үнэ цэнэ нь хамаарна vGS, (16) эсвэл шилжүүлгийн шинж чанаруудын дагуу.
Зураг 17 - JFET дамжууллын шинж чанарын муруй
Шилжүүлэг болон iD-vDS Зураг 17-д үзүүлсэн JFET-ийн онцлог муруй нь BJT-ийн харгалзах муруйгаас ялгаатай. BJT муруйнууд нь үндсэн гүйдэлд жигд алхмуудаар жигд тархмал байдлаар илэрхийлэгдэж болно iC болон iB. JFET ба MOSFET нь гүйдлийн гүйдлийнхтэй адилгүй байна. Учир нь хаалга гүйдэл нь тэг юм. Тиймээс бид муруйн гэр бүлийг харуулах ёстой iD Бодит ба уран vDS, мөн харилцаа холбоо нь маш шугаман бус байна.
Хоёр дахь өөрчлөлт нь шинж чанарын муруйн оммик бүсийн хэмжээ, хэлбэрт хамаарна. BJT-ийг ашиглахдаа бид 5-ийн доод утгыг багасгах замаар шугаман бус үйлдлээс зайлсхийх хэрэгтэй. vCE (өөрөөр хэлбэл, ханасан бүс). JFET-ийн хувьд ohmic бүсийн өргөн нь хаалга -аас-эх хүчдэлийн функц юм. Оммик бүс нь өвдөгний ойролцоо ойртох хүртэл нэлээд шугаман байна. Энэ бүсийг ohmic бүс Учир нь энэ бүсэд транзистор ашиглагдах үед энэ нь утга нь тодорхойлогддог vGS. Хаалганаас эх үүсвэр хүртэлх хүчдэлийн хэмжээ буурахад омик мужийн өргөн нэмэгдэнэ. Түүнчлэн 17-р зургаас харахад эвдрэлийн хүчдэл нь хаалга-эх хүчдэлийн функц юм. Үнэн хэрэгтээ шугаман дохионы олшруулалтыг олж авахын тулд бид эдгээр муруйн харьцангуй бага хэсгийг л ашиглах ёстой - шугаман ажиллагааны талбар нь идэвхтэй мужид байрладаг.
As vDS 0-ээс их өсөх, ус зайлуулах гүйдэл нь бага зэрэг нэмэгдэх муруй бүрт эвдрэлийн цэг дээр үүсдэг vDS үргэлжлэн өссөөр байна. Дамжуулах-эх-хүчдэлийн энэ утгыг хавчих үед үүснэ. Хажуугийн утгыг Зураг 17 дээр тэмдэглэсэн бөгөөд идэвхтэй бүсээс ohmic бүсийг тусгаарласан тасархай муруйтай холбогдсон байна. Үүнд vDS цооногоос үлэмж нэмэгдэж, ус зайлуулах суваг болон эх үүсвэрийн хоорондох хүчдэл ихсэж байгаа цэг хүртэл хүрдэг нуралт уналт тохиолддог. (Энэ үзэгдэл нь диод болон BJT-д тохиолддог). Тасарсан цэг дээр, iD огцом өсөх хандлагатай байна vDS. Энэ эвдрэл нь хаалга-сувгийн уулзварын суваг дээр үүсдэг. Тиймээс, ус зайлуулах хаалганы хүчдэл, vDG, тасалдлын хүчдэлээс хэтэрсэнBVGDS нь pn уулзвар), vGS = 0 V]. Энэ үед iD-vDS 17-ийн баруун талд харуулсан өвөрмөц хэлбэрийг үзүүлнэ.
Цохилтын хүчдэл ба нуралтаас үүсэх эвдрэлийн хоорондын бүсийг идэвхтэй бүс, өсгөгч бүс, ханалтын бүс, эсвэл хавчих бүс. Оммик бүс (портоос өмнө) ихэвчлэн дуудагддаг triode бүсгэхдээ энэ нь заримдаа хүчдэлтэй хяналттай бүс. JFET нь хувьсах эсэргүүцэл хүсэх болон програм шилжүүлэх үед ohmic бүсэд ажилладаг.
Тасалдлын хүчдэл нь vGS vDS. Хаалга ба эх үүсвэрийн хоорондох хүчдэлийн хэмжээ нэмэгдэж байна (илүү сөрөг n-н суваг, илүү эерэг p-суваг), тасалдлын хүчдэл буурч байна (17-г үз). Хамт vGS = Vp, ус зайлуулах гүйдэл нь тэг (жижиг алдагдсан гүйдэлээс бусад) ба vGS = 0, ус зайлуулах гүйдэл нь утга дээр,
(18)
IDSS байна ус зайлуулах суваг-эх үүсвэрийн урсгал.
Цохилтын болон эвдрэлийн хоорондох ус зайлуулах суваг нь ханасан бөгөөд өөрчлөгдөөгүй, vDS. JFET нь хавчих үйлдлийн цэгийг өнгөрсний дараа, iD шинж чанарын муруй буюу тэгшитгэлээс олж авч болно
(19)
Энэ тэгшитгэлийн илүү нарийвчилсан хувилбар (шинж чанарын муруйн налууг анхаарч үзвэл) дараах байдалтай байна:
(20)
λ нь λ MOSFETs ба 1 /VA BJTs. Учир нь λ бага бол бид үүнийг боддог 
. Энэ нь тэгшитгэл дэх хоёрдахь хүчин зүйлийг орлуулахгүй байхыг баталгаажуулж, дохиоллын томъёолол болон их хэмжээний дохионуудын ойролцоо утгыг ашиглах үндэслэл болно.
Нойтон урсгал-эх үүсвэрийн урсгал, IDSS, температурын функц юм. Температурын нөлөө Vp том биш байна. Гэсэн хэдий ч, IDSS температур нэмэгдэх тусам буурч 25-ийн хувьд 100% буурдагo температур нэмэгдэх Бүр том өөрчлөлтүүд ч гэсэн тохиолддог Vp болон IDSS үйлдвэрлэлийн процесс бага зэрэг өөрчлөгдөж байгаатай холбоотой. Энэ нь хамгийн ихдээ 2N3822-ийн Хавсралтыг харж болно IDSS 10 мА, хамгийн бага нь 2 мА байна.
Энэ хэсгийн гүйдэл ба хүчдэл нь nсуваг JFET. A pJFET нь өгөгдсөн хүмүүст өгөгдсөн урвуу юм n-суваг.
3.3 JFET Жижиг дохионы мод загвар
MOSFET-д зориулсан ижил горимыг ашиглан JFET жижиг дохионы загварыг гаргаж болно. Энэ загвар нь тэгшитгэлийн (20) харилцан хамааралтай дээр тулгуурласан. Хэрэв бид зөвхөн ac Хүчдэл, гүйдлийн бүрэлдэхүүн хэсэг нь бид юм
(21)
Тэгшитгэл дэх параметрүүд (21) нь зарим тоон дериватив,
(22)
Үр дүнгийн загварыг Зураг 18 дээр харуулав. Загвар нь өмнө нь үүссэн MOSFET загвартай адилхан болохыг анхаарна уу gm болон ro өөр өөр томьёог ашиглан тооцоолно. Үнэндээ бол томъёо нь адил байна Vp үүнийг орлуулж байна VT.
Зураг 18 - JFET жижиг дохионы хувьсах гүйдлийн загвар
JFET өсгөгчийн хийхийн тулд Q-цэгийг зохион бүтээ dc Туршилтын хэвийсэн гүйдлийг графикаар эсвэл транзисторын зориулалтын хавчих горим гэж үзсэн хэлхээний шинжилгээг ашиглан тодорхойлж болно. Нь dc Q-цэг дээрх хэвийсэн гүйдэл нь 30% болон 70% -ийн хооронд байх ёстой IDSS. Энэ нь шинж чанарын муруйн хамгийн шугаман бүс дэх Q-цэгийг байршуулдаг.
Хоорондох хамаарал iD болон vGS Зураг 20-д үзүүлсэн шиг хэмжээсгүй график дээр (өөрөөр хэлбэл хэвийн муруй) дээр зурж болно.
Энэ графикийн босоо тэнхлэг нь iD/IDSS хэвтээ тэнхлэг байна vGS/Vp. Муруйн налуу нь gm.
Шугаман үйл ажиллагааны бүсийн төвийн ойролцоо нам гүм утгыг олох боломжийн журам нь сонгох ба. Зураг 6.20-оос харахад энэ нь муруйн дунд цэгийн ойролцоо байна. Дараа нь бид сонгоно. Энэ нь өргөн хүрээний утгыг өгдөг vds Энэ нь транзисторыг хавчих горимд байлгадаг.
Зураг 20 -iD/IDSS эсрэг vGS/Vp
20-ийн муруйн налуугаас эсвэл XnumX (Equation (22) ашиглана. Хэрэв бид энэ процедурыг ашиглаж байгаа бол транскондарцын параметрийг,
(23)
Энэ үнэ цэнэ нь gm гэж таамагласнаас хамаарна ID нэг хагасыг тохируулна IDSS болон VGS . 0.3Vp. Эдгээр утгууд нь ихэвчлэн JFET-ийн хувьд тогтсон утга тогтоох хамгийн тохиромжтой эхлэлийн цэгийг илэрхийлдэг.