10 ။ FET Amplifier ဒီဇိုင်း

FET Amplifier ဒီဇိုင်း

ယခုကြှနျုပျတို့ FET ချဲ့စက်များ၏ဒီဇိုင်းကိုမှအစောပိုင်းကဤအခနျးတှငျပေးအပ်သည့် FET အသံချဲ့စက်ခွဲခြမ်းစိတ်ဖြာ၏ extension ကိုစူးစမ်း။ ကျနော်တို့ဒီဇိုင်းပြဿနာအတွက်မသိသတ်မှတ်ကြိုးစား, ပြီးတော့သည်ဤမသိများအတွက်ဖြေရှင်းဘို့ညီမျှခြင်းဖွံ့ဖြိုးတိုးတက်ပါလိမ့်မယ်။ အများဆုံးအီလက်ထရွန်နစ်ဒီဇိုင်း၌ရှိသကဲ့သို့, ညီမျှခြင်း၏နံပါတ်မသိ၏နံပါတ်ထက်လျော့နည်းဖြစ်လိမ့်မည်။ အဆိုပါအပိုဆောင်းသတ် (ကြောင့် parameter သည်အပြောင်းအလဲများကိုမှစွမ်းဆောင်ရည်အတွက်ဥပမာနိမ့်ဆုံးကုန်ကျစရိတ်လျော့နည်းအပြောင်းအလဲ) အချို့သောခြုံငုံရည်ရွယ်ချက်များနှင့်တွေ့ဆုံရန်ထူထောင်လျက်ရှိသည်။

10.1 အဆိုပါ CS Amplifier

တစ်ဦး CS အသံချဲ့စက်၏ဒီဇိုင်းကိုလုပ်ထုံးလုပ်နည်းဒီအခန်းမှာပေးအပ်သည်။ ကျနော်တို့အနေနဲ့စနစ်တကျလုပ်ထုံးလုပ်နည်းမှ JFET နှင့်ကွယ်ပျောက်သွား MOSFET အသံချဲ့စက်ဒီဇိုင်းကိုလျော့ချရလိမ့်မည်။ ဤထင်ရှားစေခြင်းငှါနေစဉ်

ဒီဇိုင်းကိုအလွန်လုပ်ရိုးလုပ်စဉ်ဖြစ်အောင်လျှော့ချပါ။ အဆင့်အမျိုးမျိုးအတွက်နောက်ဆက်တွဲလိုအပ်သောကြောင့်အဆင့်တစ်ခုချင်းစီ၏မူလအစကိုသင်နားလည်ကြောင်းသင်ကိုယ်တိုင်ယုံကြည်ရမည်။ CS amplifier ကိုဒီဇိုင်းလုပ်ရန်သင်လုပ်သမျှအားလုံးသည်ကျွန်ုပ်တို့တင်ပြသည့်အဆင့်များသို့မဆင်မခြင်“ plug in” လုပ်ရန်ဖြစ်လျှင်သင်ဤဆွေးနွေးမှု၏အချက်တစ်ချက်လုံးပျောက်ဆုံးနေသည်။ အင်ဂျင်နီယာတစ်ယောက်အနေနဲ့သင်ဟာအရာရာကိုလုပ်ဖို့ကြိုးစားနေတယ် မဟုတ် လုပ်ရိုးလုပ်စဉ်။ တစ်ခုစနစ်တကျချဉ်းကပ်ရန်သီအိုရီလျှော့ချသင်လုပ်နေပါလိမ့်မည်အရာဖြစ်တယ်။ သငျသညျရိုးရှင်းစွာအခြားသူတွေပြီးသားသင်တို့အဘို့ပွုပါပွီသည့်ချဉ်းကပ်မှုလျှောက်ထားမည်မဟုတ်။

Amplifiers များသည်အလိုအလျောက်ရရှိထားသောလိုအပ်ချက်များနှင့်ကိုက်ညီစေရန်ဒီဇိုင်းပြုလုပ်ထားပြီး Transistor ၏အကွာအဝေးတွင်ရှိသည်။ supply voltage, load ခုခံမှု၊ voltage gain နှင့် input ခုခံမှု (သို့မဟုတ် current gain) ကိုများသောအားဖြင့်သတ်မှတ်သည်။ ဒီဇိုင်နာ၏အလုပ်မှာခံနိုင်ရည်ရှိမှုတန်ဖိုးများကိုရွေးချယ်ရန်ဖြစ်သည် R₁, R₂, R_Dနှင့် R_S။ သင်လုပ်ထုံးလုပ်နည်းအတွက်ခြေလှမ်းများကိုလိုက်နာအဖြစ်ပုံ 40 ရည်ညွှန်းကိုးကားပါ။ ဒါဟာလုပ်ထုံးလုပ်နည်းကိရိယာကိုရှေးခယျြနှင့်၎င်း၏ဝိသေသလက္ခဏာများလူသိများဖြစ်ကြောင်းသိရသည်ကြောင်းယူဆတယ်။

ပုံ 40 JFET CS အသံချဲ့စက်

ပထမဦးစွာ FET ဝိသေသခါးဆစ်၏ရွှဲဒေသတွင်း၌တစ်ဦး Q-အမှတ်ကိုရွေးချယ်ပါ။ ဥပမာတစ်ခုအဘို့ပုံ 40 (ခ) ၏ခါးဆစ်ကိုကိုးကားပါ။ ဤသည် identifier V_DSQ, V_GSQနှင့် I_DQ.

ကျနော်တို့အခု output ကိုကွင်းဆက်ထဲမှာနှစ်ခု resistors များအတွက်ဖြေရှင်း, R_S နှင့် R_D။ နှစ်ခုမသိရှိပါတယ်ကတည်းကကျနော်တို့နှစ်ဦးကိုလွတ်လပ်သောညီမျှခြင်းလိုအပ်သည်။ ကျနော်တို့ရေးသားခြင်းအားဖြင့်စတင် dc အဆိုပါယိုစီးမှု-source ကိုကွင်းဆက်န်းကျင် KVL ညီမျှခြင်း,

(58)

နှစ်ခု resistors အထွက်နှုန်း၏ပေါင်းလဒ်များအတွက်ဖြေရှင်း

(59)

(60)

အဆိုပါခုခံ, R_D, ဒီညီမျှခြင်းအတွက်သာမသိရသည်။ မှုအတွက်ဖြေရှင်း R_D နှစ်ခုဖြေရှင်းနည်းများ, အနုတ်လက္ခဏာများထဲမှနှင့်အပြုသဘောဆောင်သည့်တဦးတည်းရှိခြင်းတစ် quadratic ညီမျှခြင်းအတွက်ရလဒ်တွေကို။ အပြုသဘောဖြေရှင်းချက်အတွက်ရလဒ်များပါလျှင် R_D > K₁ဤသို့တစ်ဦးအနုတ်လက္ခဏာတွေ့ရှိခဲ့ရသည် R_Sအသစ်တစ်ခု Q-အမှတ် (ဆိုလိုသည်မှာ, ဒီဇိုင်းကို restart လုပ်ပါ) ကိုရွေးချယ်ရမည်ဖြစ်သည်။ အပြုသဘောဖြေရှင်းချက်အထွက်နှုန်းပါလျှင် R_D < K₁ကျနော်တို့ဆက်လက်ဆောင်ရွက်နိုင်ပါ။

အခုက R_D လူသိများသည်, ငါတို့အဘို့အဖြေရှင်းပေး R_S ညီမျှခြင်း (59), ပုယိုစီးမှု-to-source ကိုကွင်းဆက်ညီမျှခြင်းကိုသုံးနိုင်သည်။

(61)

နှင့် R_D နှင့် R_S လူသိများကျနော်တို့ကိုရှာဖွေမှသာလိုအပ်ပါတယ် R₁ နှင့် R₂.

ကျနော်တို့မြို့တံခါးဝ-source ကိုကွင်းဆက်တွေအတွက် KVL ညီမျှခြင်းပြန်ပြောင်းရေးခြင်းဖြင့်စတင်။

(62)

အဆိုပါဗို့အား, V_GSကနေဆန့်ကျင်ဘက် polarity ကသည် V_DD။ အရှင်ဝေါဟာရကို I_DQR_S ထက် သာ. ကြီးမြတ်ဖြစ်ရမည် V_GSQ ပြင်းအားပါ။ ဒီလိုမှမဟုတ်ရင် V_GG ကနေဆန့်ကျင်ဘက် polarity ကရပါလိမ့်မယ် V_DD, ညီမျှခြင်း (62) အရမဖြစ်နိုင်ပါဖြစ်၏။

ယခုကြှနျုပျတို့အဘို့အဖြေရှင်းပေး R₁ နှင့် R₂ ယူဆသည့်ကြောင်း V_GG အဆိုပါရှိပါတယ်တွေ့ရှိခဲ့ တူညီတဲ့ polarity က as V_DD။ ဤရွေ့ကား resistor တန်ဖိုးများ၏တန်ဖိုးကိုရှာဖွေတာကရွေးချယ်နေကြတယ် R_G လက်ရှိ-အမြတ်ညီမျှခြင်းကနေဒါမှမဟုတ် input ကိုခုခံခြင်းမှ။ ကျနော်တို့အဘို့အဖြေရှင်းပေး R₁ နှင့် R₂.

(63)

တစ်ဦးအတွက်ယခုကြောင်းညီမျှခြင်း (62) ရလဒ်များကိုဆိုပါစို့ V_GG သောရှိပါတယ် ဆန့်ကျင်ဘက် polarity က of V_DD။ ဒါဟာအဘို့အဖြေရှင်းပေးဖို့မဖြစ်နိုင်ပါ R₁ နှင့် R₂။ ဆက်လက်ဆောင်ရွက်ရန်လက်တွေ့ကျသောနည်းလမ်းတစ်ခုပါစေရန်ဖြစ်ပါသည် V_GG ထို့ကြောင့် = 0 V. , ။ မှစ. V_GG ညီမျှခြင်း (62) ၏ယခင်ကတွက်ချက်တန်ဖိုးသတ်မှတ်ထားသောဖြစ်ပါတယ် R_S ယခုအချိန်တွင်နောက်ဆုံးပြင်ဆင်ခဲ့သည်ရန်လိုအပ်ပါသည်။

ပုံ 41 - CS အသံချဲ့စက်

တစ်ဦးက Capacitor ၏အစိတ်အပိုင်းတစ်ခုကျော်လွှားရန်အသုံးပြုသည်အဘယ်မှာရှိပုံ 41 အတွက် R_Sကျနော်တို့၏တန်ဖိုးအသစ်ဖွံ့ဖြိုး R_S အောက်မှာဖော်ပြထားတဲ့အတိုင်း:

(64)

၏တန်ဖိုး R_SDC is R_S1 + R_S2 နှင့်၏တန်ဖိုး R_sac is R_S1.

ယခုငါတို့အသစ်တခုရှိသည် R_SDCကျနော်တို့ဒီဇိုင်းအများအပြားကိုအစောပိုင်းကခြေလှမ်းများပြန်လုပ်ရမည်ဖြစ်သည်။ ကျနော်တို့တစ်ဖန်ဆုံးဖြတ်ရန် R_D အဆိုပါယိုစီးမှု-to-source ကိုကွင်းဆက်များအတွက် KVL ကိုသုံးနိုင်သည်။

(65)

အဆိုပါဒီဇိုင်းပြဿနာသည်ယခုအခါနှစ်ဦးစလုံးတွက်ချက်တစ်ဦးဖြစ်လာ R_S1 နှင့် R_S2 အစားတစ်ဦးတည်းသာအရင်းအမြစ် resistor ရှာတွေ့၏။

အသစ်တစ်ခုတန်ဖိုး R_D of K₁ - R ကို_SDCကျနော်တို့နှင့်အတူညီမျှခြင်း (60) ၏ဗို့အားအမြတ်စကားရပ်ကိုသွား R_sac ဒီအသုံး ac ညီမျှခြင်းထက် R_S။ အောက်ပါအပိုဆောင်းခြေလှမ်းများဒီဇိုင်းလုပ်ထုံးလုပ်နည်းထည့်သွင်းရမည်ဖြစ်သည်:

ကျနော်တို့ကိုရှာဖွေ R_sac (ရိုးရိုးအရာ R_S1) ကိုဗို့အားအမြတ်ညီမျှခြင်းကနေ

(66)

R_sac ဒီညီမျှခြင်းအတွက်သာမသိရသည်။ ဒီဖြေရှင်းရေး, ငါတို့ရှာတွေ့

(67)

ဆိုပါစို့အခု R_sac အပြုသဘောဆောင်ပေမယ်ထက်လျော့နည်းဖြစ်တှေ့ရှိရ၏ R_SDC။ ဤသည်မှာကတည်းကနှစ်လိုဖွယ်အခြေအနေဖြစ်ပါသည်

(68)

ထိုအခါငါတို့ဒီဇိုင်းကိုပြီးပြည့်စုံသည်နှင့်

(69)

ကြောင်းဆိုပါစို့ R_sac အပြုသဘောဖြစ်တှေ့ရှိရ၏ပေမယ့် သာ. ကြီး ထက် R_SDC။ ရွေးချယ်ထားသည့်အတိုင်းအသံချဲ့စက်ဟာဗို့အားအမြတ်နှင့် Q-အချက်နှင့်အတူဒီဇိုင်းမရနိုင်ပါ။ အသစ် Q-အမှတ်ကိုရွေးချယ်ရမည်ဖြစ်သည်။ အဆိုပါဗို့အမြတ်လည်းမြင့်မားသည်ဆိုပါကမည်သည့်အမေး-အချက်နှင့်အတူဒီဇိုင်းဖြစ်ပေါ်လာအောင်ဖြစ်နိုင်မည်မဟုတ်ပါ။ တစ်ဦးကကွဲပြားခြားနားကို transistor လိုအပ်မည်အကြောင်း, သို့မဟုတ်နှစ်ခုသီးခြားအဆင့်ဆင့်၏အသုံးပြုမှုကိုလိုအပ်နိုင်ပါသည်။

10.2 အဆိုပါ CD ကိုချဲ့ထွင်

ကျနော်တို့အခု CD ကို JFET အသံချဲ့စက်များအတွက်ဒီဇိုင်းကိုလုပ်ထုံးလုပ်နည်းကိုတင်ပြ။ အောက်ပါပမာဏသတ်မှတ်ထားသောနေကြသည်: လက်ရှိအမြတ်, ဝန်ခုခံနှင့် V_DD။ input ကိုခုခံအစားလက်ရှိအမြတ်၏သတ်မှတ်ထားသောနိုင်ပါသည်။ အောက်ပါလုပ်ထုံးလုပ်နည်းကိုလေ့လာစဉ်ပုံ ၃၉ ရှိဆားကစ်ကိုကြည့်ပါ။ တစ်ဖန် ထပ်မံ၍ ကျွန်ုပ်တို့သည်သီအိုရီကိုအဆင့်ဆင့်အဖြစ်သို့လျှော့ချခြင်းဖြစ်စဉ်သည်အမှန်တကယ်အဆင့်များမဟုတ်ပါကဤဆွေးနွေးမှု၏အရေးကြီးသောအစိတ်အပိုင်းဖြစ်သည်ကိုကျွန်ုပ်တို့သတိရသည်။

ပထမ ဦး စွာပုံ ၂၀ (“ အခန်း ၃ - Junction field-effect transistor (JFET)”) ၏အကူအညီဖြင့် FET ဝိသေသ curves ၏အလယ်ဗဟိုရှိ Q-point ကို ဦး စွာရွေးချယ်ပါ။ ဤအဆင့်ကိုဆုံးဖြတ်သည် V_DSQ, V_GSQ, I_DQ နှင့် g_m.

ကျနော်တို့ရေးသားခြင်းအားဖြင့် source ကိုချိတ်ဆက် resistor များအတွက်ဖြေရှင်းလို့ရပါတယ် dc အဆိုပါယိုစီးမှု-to-source ကိုကွင်းဆက်န်းကျင် KVL ညီမျှခြင်း။

(70)

အရာထဲကနေကျနော်တို့ကရှာတွေ့ dc တန်ဖိုး R_S,

(71)

ကျနော်တို့လာမယ့်ရှာတွေ့ ac ခုခံရေး၏တန်ဖိုးကို, R_sac, အပြန်စီစဉ်လက်ရှိအမြတ်ညီမျှခြင်းကနေအီကွေတာ (55) ။

(72)

ဘယ်မှာ R_G = R_in_.အဆိုပါ input ကိုခုခံမသတ်မှတ်ထားပါလျှင်ပါစေ R_sac = R_SDC နှင့်ညီမျှခြင်း (72) ကနေ input ကိုခုခံတွက်ချက်။ အဆိုပါ input ကိုခုခံအလုံအလောက်မြင့်မားတဲ့မပါရှိလျှင်ကမေး-အမှတ်တည်နေရာကိုပြောင်းလဲရန်လိုအပ်သောဖြစ်နိုင်သည်။

If R_in သတ်မှတ်ထားသောတာဖြစ်ပါတယ်, ကတွက်ချက်ရန်လိုအပ်ပါသည် R_sac ညီမျှခြင်း (72) မှ။ ထိုကဲ့သို့သောကိစ္စများတွင် R_sac ကနေကွဲပြားခြားနားသည် R_SDCဒါကြောင့်ကျနော်တို့၏တစ်စိတ်တစ်ပိုင်းကိုရှောင်ကွင်း R_S တစ်ဦးက Capacitor အတူ။

ကျနော်တို့အခု input ကိုဘက်လိုက်မှု circuitry ကြှနျတျောတို့၏အာရုံကိုလှည့်။ ကျနော်တို့ဆုံးဖြတ်ရန် V_GG ညီမျှခြင်းသုံးပြီး

(73)

အဘယ်သူမျှမအဆင့်ပြောင်းပြန်လှန်မယ့်အရင်းအမြစ်နောက်လိုက် FET အသံချဲ့စက်များတွင်ထုတ်လုပ်သည် V_GG ပုံမှန်အားဖြင့်အဆိုပါထောက်ပံ့ရေးဗို့ကဲ့သို့တူညီသော polarity ကသည်။

အခုက V_GG ကျနော်တို့၏တန်ဖိုးများကိုဆုံးဖြတ်ရန်, လူသိများသည် R₁ နှင့် R₂ အဆိုပါဘက်လိုက်မှု circuitry ၏ Thevenin ညီမျှထံမှ

(74)

အဆိုပါ JFET တံခါးဖြင့်လိုအပ်သောအနုတ်လက္ခဏာ voltages ကိုထေမိရန်လိုအပ်ကြောင်းဆန့်ကျင်ဘက် polarity ကဗို့အားဖွံ့ဖြိုးတိုးတက်ဖို့တစ်ခု SF အတွက်လုံလောက်အောင်ယိုစီးမှုကလက်ရှိအများအားဖြင့်ရှိပါသည်။ ထို့ကြောင့်, ပုံမှန်ဗို့ဌာနခွဲဘက်လိုက်မှုကိုအသုံးပြုနိုင်ပါတယ်။

ပုံ 44 - ကျော်ဖြတ်နိုင်ခဲ့သည် RS ၏တစိတ်တပိုင်းနှင့်အတူ CD ကိုအသံချဲ့စက်

ကျနော်တို့အခု input ကိုခုခံသတ်မှတ်ခြင်း၏ပြဿနာကိုပြန်သွားပါ။ ကျနော်တို့၏အစိတ်အပိုင်းတစ်ရပ်ယူဆနိုင်ပါတယ် R_S ၏ကွဲပြားခြားနားသောတန်ဖိုးများကိုဦးတည်ထားတဲ့ပုံ 44, ၌ရှိသကဲ့သို့, ရှောင်ကွင်းဖြစ်ပါတယ် R_sac နှင့် R_SDC။ ကျနော်တို့အဘို့ဖြေရှင်းနိုင်မှညီမျှခြင်း (71) ကိုသုံး R_SDC။ Next ကိုကျနော်တို့ပါစေ R_G ၏သတ်မှတ်ထားသောတန်ဖိုးကိုတူညီ R_inနှင့်အဘို့ဖြေရှင်းနိုင်မှညီမျှခြင်း (72) ကိုသုံး R_sac.

အလိုလျှင် R_sac အထက်တွက်ချက်သည်ထက်သေးငယ် R_SDCယင်းဒီဇိုင်းကိုကျော်လွှားနေဖြင့်ကုန်ပြီ R_S2 တစ်ဦးက Capacitor အတူ။ ဆိုတာသတိရပါ R_sac = R_S1 နှင့် R_SDC = R_S1 + R_S2။ အခြားတစ်ဖက်တွင် အကယ်. , R_sac ထက်ပိုကြီးတဲ့ဖြစ်ပါသည် R_SDC, ထို Q-အမှတ်တစ်ဦးကွဲပြားခြားနားတည်နေရာပြောင်းရွှေ့ရမည်ဖြစ်သည်။ ကျနော်တို့ကသေးငယ်ကို select V_DS အရှင်တိုးချဲ့ဗို့အားကိုဖြတ်ပြီးကျဆင်းသွားခံရဖို့ဖြစ်စေတဲ့ R_S1 + R_S2, အရာစေသည် R_SDC ပိုကြီးတဲ့။ အကယ်. V_DS အောင်လုံလုံလောက်လောက်လျှော့ချမရနိုင် R_SDC ထက်ပိုကြီးတဲ့ R_sacထို့နောက်ချဲ့စက်ကိုပေးထားသောလက်ရှိအမြတ်နှင့်ဒီဇိုင်းမထုတ်လုပ်နိုင်ပါ။ R_inနှင့် FET အမျိုးအစား။ ဤသုံးပါးသတ်မှတ်ချက်များတစ်ခုမှာပြောင်းလဲသွားရဦးမည်, ဒါမှမဟုတ်တစ်စက္ကန့်အသံချဲ့စက်ဇာတ်စင်လိုအပ်သောအမြတ်ပေးဖို့အသုံးပြုရမည်ဖြစ်သည်။

10.3 အဆိုပါ SF Bootstrap Amplifier

ကျနော်တို့အခုအဖြစ်လူသိများသည့် CD ကိုအသံချဲ့စက်တစ်မူကွဲဆနျးစစျ FET အသံချဲ့စက် bootstrap SF (သို့မဟုတ် CD ကို)။ ဤသည်ဆားကစ်ပု SF ၏အထူးကိစ္စတွင်၎င်းဟုခေါ်သည် ဆားကစ် bootstrap နှင့်ပုံ 45 အတွက်သရုပ်ဖော်နေသည်။

ဒီမှာဘက်လိုက်မှုအရင်းအမြစ် resistor သာအစိတ်အပိုင်းတစ်ခုဖြတ်ပြီးဖွံ့ဖြိုးပြီးဖြစ်ပါတယ်။ ဒါဟာအရင်းအမြစ် resistor ၏အစိတ်အပိုင်းကိုဖြတ်ပြီးတစ်ဦးက Capacitor ရှောင်ဘို့လိုအပ်ကြောင်းကိုလျော့နည်းစေခြင်းနှင့်အရှင်ပုံမှန်မှီနိုင်ပါသည်ထက်အများကြီးပိုကြီးတဲ့ input ကိုခုခံပန်းတိုင်လမ်းဆုံးကိုရောက်ခဲ့။ ဒါကဒီဇိုင်းကိုတံခါးဝ resistor ၏မြင့်မားသောတန်ဖိုးကိုသုံးပြီးမရှိဘဲ FET ၏မြင့် impedance ဝိသေသလက္ခဏာများ၏အားသာချက်ယူဖို့ကျွန်တော်တို့ကိုခွင့်ပြု, R_G.

ပုံ 46 ၏ညီမျှသော circuit ကိုတိုက်နယ်ခွဲစိတ်အကဲဖြတ်ရန်အသုံးပြုသည်

ပုံ 45 - အရင်းအမြစ်နောက်လိုက် Bootstrap

ကျနော်တို့ကယူဆ i_in လက်ရှိထဲမှာဆုံးခနျ့မှနျးဖို့လုံလောက်သေးငယ်သည် R_S2 as i₁။ အဆိုပါ output ကိုဗို့အားထို့နောက်ဖြစ်တှေ့ရှိရ၏

(75)

ဘယ်မှာ

(76)

ပတ်သက်. ယူဆချက်ပါလျှင် i_in မမှန်ကန်တဲ့၊ အသုံးအနှုန်းဖြင့်အစားထိုးသည်

(77)

အဆိုပါ input ကိုအထွက်နှုန်းမှာတစ်ဦးက KVL ညီမျှခြင်း v_in အောက်မှာဖော်ပြထားတဲ့အတိုင်း:

(78)

လက်ရှိ, i₁တစ်ဦးကလက်ရှိ-Divide ဆက်ဆံရေးမှတွေ့ရှိခဲ့တာဖြစ်ပါတယ်,

(79)

ညီမျှခြင်း (79) နှင့် (78) အထွက်နှုန်းကိုပေါင်းစပ်ပြီး,

(80)

တစ်စက္ကန့်ညီမျှခြင်း v_in တဆင့်သည် loop ပတ်ပတ်လည်တီထွင်နေသည် R_G နှင့် R_S2 အောက်မှာဖော်ပြထားတဲ့အတိုင်း။

(81)

ကျနော်တို့ဖယ်ရှား v_in ညီမျှခြင်း (80) ညီမျှညီမျှခြင်း (81) setting အားဖြင့်၎င်း, အဘို့အဖြေရှင်းပေး i_in ရရှိရန်

(82)

အဆိုပါ input ကိုခုခံ, R_in = v_in/i_inအဆိုပါရလဒ်နှင့်အတူညီမျှခြင်း (81) ကညီမျှခြင်း (82) ခွဲဝေတွေ့သည်

(83)

R_G , ဒီညီမျှခြင်းအတွက်သာမသိနိုင်ပါဘူးဒါကြောင့်ကျနော်တို့ရရှိရန်ဖြေရှင်းလို့ရပါတယ်

(84)

လက်ရှိအမြတ်ဖြစ်ပါသည်

(85)

ယခုကြှနျုပျတို့သောလေ့လာရေးနှင့်အတူအစောပိုင်းဆင်းသက်လာညီမျှခြင်းကိုသုံးနိုင်သည် R_S- R_S2= R_S1 လက်ရှိအမြတ်အဘို့အဖြေရှင်းပေးနိုင်ရန်အတွက်။

(86)

အဆိုပါဗို့အမြတ်ဖြစ်ပါသည်

(87)

ညီမျှခြင်း (84) အတွက်ပိုင်းခြေအရှင်ကြောင်းဖေါ်ပြခြင်း, အပိုင်းဝေထက်ပိုကြီးတဲ့ကြောင်းမှတ်ချက် R_G<(R_in-R_S2) ။ ဒါကကြီးမားတဲ့ input ကိုခုခံအဖြစ်အရွယ်အစား၏တူညီသောအမိန့်မလိုဘဲမှီနိုင်ထေူ R_G.

PREVIOUS- 9 ။ FET Amplifier ခွဲခြမ်းစိတ်ဖြာ

NEXT ကို-11 ။ အခြား devices