• TINA ပင်မစာမျက်နှာနှင့်အထွေထွေသတင်းအချက်အလက်သို့ကူးသွားပါ 

• VHDL ခြင်း simulation
• Verilog ခြင်း simulation
• Verilog-A & AMS ခြင်း simulation
• SystemVerilog သရုပ်သကန်
• SystemC သရုပ်သကန်

VHDL-AMS TINA တွင်ပါ၀င်သော VHDL ဟာ့ဒ်ဝဲဖော်ပြချက်ဘာသာစကား၏ တိုးချဲ့မှုတစ်ခုဖြစ်သည်။ ပါဝင်ပါတယ်။ Aနာလော့နှင့် Mixed-SAnalog နှင့် ရောနှောထားသော အချက်ပြစနစ်များကို အတုယူရန်အတွက် ရိုးရှင်းသော ဒစ်ဂျစ်တယ် VHDL ဘာသာစကားသို့ ignal extensions (AMS)။ TINA ၏ Examples\HDL\VHDL-AMS ဖိုင်တွဲတွင် ဆားကစ်နမူနာများစွာကို သင်တွေ့နိုင်သည်။

VHDL-AMS ဥပမာ-