3. Tranzistor (JFET) pro spojovací pole
AKTUÁLNÍ - 3. Přechodový tranzistor s efektem pole (JFET)
PREVIOUS- 2. Metal-oxid polovodičové FET (MOSFET) \ t
Tranzistor (JFET) pro spojovací pole
MOSFET má řadu výhod oproti tranzistoru (JFET). Zejména je vstupní odpor MOSFETu vyšší než odpor JFET. Z tohoto důvodu je MOSFET vybrán pro JFET pro většinu aplikací. JFET se však stále používá v omezených situacích, zejména pro analogové aplikace.
Viděli jsme, že vylepšení MOSFETů vyžaduje nenulové hradlové napětí pro vytvoření kanálu pro vedení. Mezi tímto zdrojem a odtokem nemůže proudit žádný proud většinového nosiče, aniž by docházelo k tomuto napětí. Naproti tomu JFET řídí vodivost většinového nosného proudu v existujícím kanálu mezi dvěma ohmickými kontakty. To se provádí změnou ekvivalentní kapacity zařízení.
Ačkoli přistupujeme k JFET bez použití výsledků odvozených dříve pro MOSFET, uvidíme mnoho podobností v provozu těchto dvou typů zařízení. Tyto podobnosti jsou shrnuty v části 6: „Porovnání MOSFET s JFET“.
Schéma fyzikální struktury JFET je znázorněno na obrázku 13. Stejně jako BJT je i JFET tři terminálové zařízení. Má v podstatě jen jednu pn křižovatka mezi branou a kanálem, spíše než dvěma, jako v BJT (i když se zdá, že jsou dvě pn spoje znázorněné na obr. 13, které jsou zapojeny paralelně zapojením svorek brány dohromady. Mohou být tedy považovány za jediné spojení).
Projekt n-Kanálový JFET, znázorněný na obr. 14 (a), je konstruován s použitím proužku n-typový materiál se dvěma p- materiály typu rozptýlené do pásu, jeden na každé straně. p-kanál JFET má proužek p-typový materiál se dvěma nMateriály typu -typ rozptýlené do pásu, jak je znázorněno na obrázku 13 (b). Obrázek 13 také zobrazuje symboly obvodu.
Abychom získali přehled o fungování JFET, připojme se n-kanálu JFET k externímu obvodu, jak je znázorněno na obrázku 14 (a). Kladné napájecí napětí, VDD, je aplikován na odtok (to je analogické s. \ t VCC napájecí napětí pro BJT) a zdroj je připojen ke společnému (uzemnění). Napájecí napětí hradla, VGG, je aplikován na bránu (to je analogické s VBB pro BJT).
Obrázek 13-Fyzikální struktura JFET
VDD poskytuje napájecí napětí, vDS, který způsobuje odtokový proud, iD, proudit z odtoku do zdroje. Vzhledem k tomu, že křižovatka hradlového zdroje je reverzně ovlivňována, dochází k nulovému proudu proudu. Vypouštěcí proud, iD, který se rovná zdrojovému proudu, existuje v kanálu obklopeném pbrány. Napětí hradla na zdroj, vGS, která se rovná, vytváří a vyčerpávající region v kanálu, který snižuje šířku kanálu. To zase zvyšuje odpor mezi odtokem a zdrojem.
Obrázek 14 - n-kanálový JFET připojený k externím obvodům
Operaci JFET považujeme za vGS = 0, jak je znázorněno na obrázku 14 (b). Vypouštěcí proud, iD, skrz n-kanálu od odtoku ke zdroji způsobí úbytek napětí podél kanálu, s vyšším potenciálem na odtoku odtokové brány. Toto kladné napětí na křižovatce odtokových hradel opačně ovlivňuje pn a produkuje depleční oblast, jak je znázorněno tmavě šedou oblastí na obrázku 14 (b). Když se zvýšíme vDS, vypouštěcí proud, iD, také se zvyšuje, jak je znázorněno na obrázku 15.
Výsledkem této akce je větší úbytek vody a zvýšený odpor kanálu mezi odtokem a zdrojem. Tak jako vDS je dále zvýšen, je dosažen bod, kde oblast vyčerpání odřízne celý kanál na odtokové hraně a odtokový proud dosáhne svého bodu nasycení. Pokud se zvýšíme vDS mimo tento bod, iD zůstává relativně konstantní. Hodnota proudu nasyceného odtoku s VGS = 0 je důležitý parametr. Je to proud saturačního zdroje, IDSS. Našli jsme to KVT2 pro režim vyčerpání MOSFET. Jak je vidět z obrázku 15, vzrůstá vDS mimo tento takzvaný kanál špetka bod (-VP, IDSS) způsobuje velmi nepatrný nárůst iDA iD-vDS charakteristická křivka se stává téměř plochá (tj. iD zůstává relativně konstantní vDS se dále zvyšuje). Odvolej to VT (nyní určen VP) je negativní pro n-kanálové zařízení. Při překročení vypínacího bodu (v oblasti nasycení) se dosáhne provozu, když je napětí odtoku, VDS, je větší než -VP (viz obrázek 15). Jako příklad, řekněme VP = -4V, to znamená, že napětí odtoku, vDS, musí být větší nebo rovno - (- 4V), aby JFET zůstal v oblasti saturace (normální provozní).
Tento popis označuje, že JFET je zařízení typu vyčerpání. Očekáváme, že jeho vlastnosti budou podobné charakteristikám deplece MOSFETů. Existuje však významná výjimka: I když je možné provozovat MOSFET typu deplece v režimu vylepšení (použitím pozitivního vGS pokud je přístroj nto není praktické v zařízení typu JFET. V praxi je to maximum vGS je omezen na přibližně 0.3V od roku 2006. \ t pn- spojení zůstává v podstatě přerušeno s tímto malým napětím vpřed.
Obrázek 15 –– iD proti vDS charakteristika pro n- kanál JFET (VGS = 0V)
3.1 JFET Varianta napětí na zdroji
V předchozí části jsme vyvinuli iD-vDS křivka s VGS = 0. V této části považujeme za kompletní iD-vDS charakteristiky pro různé hodnoty vGS. Všimněte si, že v případě BJT jsou charakteristické křivky (iC-vCE) mít iB jako parametr. FET je zařízení řízené napětím, kde vGS kontroluje. Obrázek 16 ukazuje iD-vDS charakteristické křivky pro obě n- kanál a p-kanálový JFET.
Obrázek 16-iD-vDS charakteristiky pro JFET
Jak se zvyšuje 
(vGS je negativnější pro n-kanálu a pozitivnější pro a p-kanálu) je vytvořena oblast vyčerpání a pro nižší hodnoty je dosaženo odtržení iD. Proto pro n-kanálu JFET z obrázku 16 (a), maximum iD snižuje z IDSS as vGS je negativnější. Li vGS je dále snížena (negativnější), hodnota vGS je dosaženo iD bude nulová bez ohledu na hodnotu vDS. Tato hodnota vGS je nazýván VGS (OFF)nebo napětí (Vp). Hodnota Vp je negativní pro n-Kanál JFET a pozitivní pro a p-kanálový JFET. Vp lze přirovnat k VT pro režim vyčerpání MOSFET.
3.2 JFET Přenosové charakteristiky
Přenosová charakteristika je graf proudu odtoku, iD, jako funkce napětí od zdroje ke zdroji, vDSs vGS rovná se konstantnímu napětí (vGS = -3V, -2, -1V, 0V na obrázku 16 (a)). Přenosová charakteristika je téměř nezávislá na hodnotě vDS protože poté, co JFET dosáhne špetky, iD relativní konstantní pro rostoucí hodnoty vDS. To lze vidět z iD-vDS křivky obrázku 16, kde se každá křivka přibližně rovná hodnotám vDS>Vp.
Na obrázku 17 zobrazujeme přenosové charakteristiky a iD-vDS charakteristiky pro n-kanálový JFET. Vykreslujeme je společným iD osy, aby se ukázalo, jak získat jeden od druhého. Přenosové charakteristiky lze získat z rozšíření iD-vDS křivky, jak je znázorněno čárkovanými čarami na obrázku 17. Nejužitečnější metodou stanovení přenosové charakteristiky v oblasti nasycení je následující vztah (Shockleyova rovnice):
(16)
Proto potřebujeme vědět jen IDSS a Vp určit celou charakteristiku. Datové listy výrobců často uvádějí tyto dva parametry, takže lze vytvořit přenosovou charakteristiku. Vp ve specifikačním listu výrobce je zobrazen jako VGS (OFF), Všimněte si, že iD nasycuje (tj. stává se konstantní) jako vDS překračuje napětí potřebné pro vypnutí kanálu. To lze vyjádřit jako rovnici pro vDS, sat for každý křivka:
(17)
As vGS se stává negativnějším, při odpojení dochází při nižších hodnotách vDS a saturační proud se zmenšuje. Užitečná oblast pro lineární provoz je nad špičkou a pod průrazným napětím. V této oblasti iD je nasycený a jeho hodnota závisí na vGS, podle rovnice (16) nebo přenosové charakteristiky.
Obrázek 17 - křivky charakteristik přenosu JFET
Převod a iD-vDS charakteristické křivky pro JFET, které jsou znázorněny na obrázku 17, se liší od odpovídajících křivek pro BJT. Křivky BJT mohou být reprezentovány jako rovnoměrně rozmístěné pro rovnoměrné kroky v základním proudu z důvodu lineárního vztahu mezi iC a iB. JFET a MOSFET nemají žádný proud analogický proudu báze, protože hradlové proudy jsou nulové. Proto jsme nuceni ukázat rodinu křivek iD vs vDSa vztahy jsou velmi nelineární.
Druhý rozdíl se týká velikosti a tvaru ohmické oblasti charakteristických křivek. Připomeňme, že při použití BJTs se vyhýbáme nelineární operaci tím, že se vyhneme nižším 5% hodnot vCE (tj. oblast nasycení). Vidíme, že šířka ohmické oblasti pro JFET je funkcí napětí od zdroje ke zdroji. Ohmická oblast je poměrně lineární, dokud se koleno nedotkne. Tato oblast se nazývá ohmická oblast protože když se tranzistor používá v této oblasti, chová se jako ohmický odpor, jehož hodnota je dána hodnotou vGS. Jak se zmenšuje velikost napětí brána-zdroj, šířka ohmické oblasti se zvětšuje. Také si všimneme z obrázku 17, že průrazné napětí je funkcí napětí od brány ke zdroji. Ve skutečnosti, abychom získali přiměřeně lineární zesílení signálu, musíme použít pouze relativně malý segment těchto křivek - oblast lineárního provozu je v aktivní oblasti.
As vDS vzrůstá z nuly, bod zlomu nastává na každé křivce, za kterou stoupá proud odtoku jen velmi málo vDS stále roste. Při této hodnotě napětí odvodu ke zdroji dochází k odtržení. Hodnoty pinch-off jsou označeny na obrázku 17 a jsou spojeny přerušovanou křivkou, která odděluje ohmickou oblast od aktivní oblasti. Tak jako vDS stále stoupá i mimo pinch-off, bod je dosažen tam, kde se napětí mezi odtokem a zdrojem stává tak velké, že lavinové poruchy nastane. (K tomuto jevu dochází také v diodách a v BJT). V bodě rozdělení iD prudce stoupá se zanedbatelným nárůstem. \ t vDS. K tomuto rozpadu dochází na konci odtoku odtoku z hradlového kanálu. Proto, když je napětí odtoku, vDG, překročí průrazné napětí (BVGDS pro pn křižovatka), k lavině dochází [pro vGS = 0 V]. V tomto okamžiku iD-vDS charakteristika vykazuje zvláštní tvar zobrazený na pravé straně obrázku 17.
Oblast mezi přerušovaným napětím a lavinovým zhroucením se nazývá aktivní oblast, provozní oblast zesilovače, oblast nasycenínebo oblast. Ohmická oblast (před pinch-off) se obvykle nazývá triode region, ale někdy se nazývá napětím řízená oblast. JFET je provozován v ohmické oblasti jak při požadavku na proměnný odpor, tak při spínání aplikací.
Průrazné napětí je funkcí vGS stejně jako vDS. Vzhledem k tomu, že velikost napětí mezi hradlem a zdrojem je zvýšena (negativnější pro n-kanál a více pozitivní p-kanálu), klesá průrazné napětí (viz obr. 17). S vGS = Vp, vypouštěcí proud je nulový (s výjimkou malého svodového proudu) a vGS = 0, saturační proud odtoku na hodnotu,
(18)
IDSS je saturační odtok od zdroje ke zdroji.
Mezi vypínáním a rozpadem je vypouštěcí proud nasycený a nemění se významně jako funkce vDS. Poté, co JFET projde bodem sepnutí, hodnota iD lze získat z charakteristických křivek nebo z rovnice
(19)
Přesnější verze této rovnice (s ohledem na mírný sklon charakteristických křivek) je následující:
(20)
λ je analogický s. \ t λ pro MOSFET a 1 /VA pro BJT. Od té doby λ je malý, předpokládáme, že 
. To odůvodňuje vynechání druhého faktoru v rovnici a použití aproximace pro předpětí a analýzu velkých signálů.
Proud nasycení od zdroje ke zdroji, IDSS, je funkcí teploty. Vliv teploty na Vp nejsou velké. Nicméně, IDSS klesá s rostoucí teplotou, pokles je až 25% pro 100o zvýšení teploty. Ještě větší variace se vyskytují v Vp a IDSS kvůli nepatrným odchylkám ve výrobním procesu. To lze vidět v Příloze pro 2N3822, kde je maximum IDSS je 10 mA a minimum je 2 mA.
Proudy a napětí v této části jsou uvedeny pro n-kanálový JFET. Hodnoty pro a p- kanál JFET je opačný k těm, které jsou uvedeny pro n-kanál.
3.3 JFET Model s malým signálem
Model malých signálů JFET může být odvozen podle stejných postupů, které byly použity pro MOSFET. Model je založen na vztahu rovnice (20). Pokud vezmeme v úvahu pouze ac komponent napětí a proudů, máme
(21)
Parametry v rovnici (21) jsou dány parciálními deriváty,
(22)
Výsledný model je znázorněn na obrázku 18. Všimněte si, že model je identický s dříve odvozeným modelem MOSFET, s výjimkou hodnot gm a ro jsou vypočteny pomocí různých vzorců. Ve skutečnosti jsou vzorce shodné, pokud Vp nahrazuje VT.
Obrázek 18 - Malý střídavý model JFET se signálem
Pro návrh zesilovače JFET, Q-bod pro dc biasový proud může být určen buď graficky, nebo pomocí analýzy obvodu za předpokladu, že pro tranzistor je nastaven režim vypínání. dc bias proud v Q-bodu by měl ležet mezi 30% a 70% z IDSS. To lokalizuje Q-bod v nej lineárnější oblasti charakteristických křivek.
Vztah mezi iD a vGS lze vykreslit na bezrozměrném grafu (tj. normalizované křivce), jak je znázorněno na obrázku 20.
Svislá osa tohoto grafu je iD/IDSS a vodorovná osa je vGS/Vp. Sklon křivky je gm.
Rozumným postupem pro vyhledání klidové hodnoty blízko středu lineární operační oblasti je výběr a. Z obrázku 6.20 si všimněte, že je to blízko středu křivky. Dále vybereme. To dává širokou škálu hodnot pro vds které udržují tranzistor v režimu sepnutí.
Obrázek 20 -iD/IDSS proti vGS/Vp
Transconductance můžeme najít v Q-bodě buď ze sklonu křivky na obrázku 20 nebo pomocí rovnice (22). Pokud použijeme tento postup, parametr transkonduktance je dán parametrem,
(23)
Pamatujte, že tato hodnota gm závisí na předpokladu, že ID je nastavena na polovinu IDSS a VGS . 0.3Vp. Tyto hodnoty obvykle představují dobrý výchozí bod pro nastavení klidových hodnot pro JFET.